[发明专利]硅基硬掩模组合物(Si-SOH；Si基旋涂硬掩模)以及使用该组合物制造半导体集成电路器件的方法

说明书

技术领域

本发明涉及一种可利用旋涂法施用的硅基硬掩模组合物(后文也称作为“硅基旋涂硬掩模组合物”)、一种用于使用该硬掩模组合物制造半导体集成电路器件的方法、及一种使用该方法所制造的半导体集成电路。

背景技术

随着半导体微电路中所使用的线宽的缩窄，由于图案的纵横比的原因，要求使用具有较小厚度的光刻胶。但太薄的光刻胶在随后的图案转印(即蚀刻)过程中在起掩模作用时出现困难。换言之，由于薄的光刻胶在蚀刻期间容易被磨耗，所以下方衬底无法被蚀刻至期望的厚度。

欲解决这些问题，引入了硬掩模方法。硬掩模为具有高度蚀刻选择性特征的材料。典型的硬掩模由两层所组成(见图1)。参见图1，按顺序在衬底上形成碳基硬掩模及硅基硬掩模，并在硅基硬掩模组合物上涂覆光刻胶。虽然光刻胶厚度极小，但由于硅基硬掩模对光刻胶的蚀刻选择性比对衬底的蚀刻选择性更高，所以薄的光刻胶图案容易转印至硅基硬掩模。使用图案化的硅基硬掩模作为掩模，进行碳基硬掩模的蚀刻，来将该图案转印至碳基硬掩模。最后，使用图案化的碳基硬掩模作为掩模，进行衬底的蚀刻，来将该图案转印至衬底。结果尽管使用薄的光刻胶，但是衬底可被蚀刻至期望的厚度。

大体上，硬掩模在工业规模上在半导体制造方法中利用化学气相沉积(CVD)制造。大多数情况下，在CVD期间粒子的形成无可避免。这些粒子嵌入硬掩模内，造成其难以检测。在具有宽大线宽的图案中，粒子的存在无关紧要。但即使小量粒子也在很大程度上影响线宽缩窄的最终器件的电气性能，造成器件大量生产中的困难。此外，鉴于CVD的特性，CVD的缺点在于制造硬掩模需要长时间与昂贵的成本。

在这些情况下，需要可利用旋涂法施用的硬掩模材料。旋涂法的优点在于容易控制粒子的形成，处理时间短且可使用既有的涂覆机，不会招致相当高的额外投资成本。但欲制备旋涂硬掩模材料有若干技术问题有待解决。例如，属于本发明的多个方面中之一的硅基硬掩模材料就蚀刻选择性而言必须具有够高的硅含量。但硅含量过高造成硬掩模材料的可涂覆性变差及储存不稳定。即难以找出适合用于硬掩模大量生产的材料的最佳硅含量。无法控制材料的表面物理性能可能导致以另一种材料涂覆时的缺陷。

发明内容

技术问题

本发明致力于解决前述问题，本发明的目的是提供具有高度蚀刻选择性及良好储存稳定性且可改性其表面物理性能的一种硅基旋涂硬掩模组合物。

本发明的另一目的是提供一种使用硅基硬掩模组合物制造半导体集成电路器件的方法。

技术解决办法

根据本发明的一个实施方式，提供一种硅基旋涂硬掩模组合物，其包含具有末端羟基(-OH)及烷氧基(-OR)且含有连接两个相邻硅原子的连接基的聚硅倍半氧烷作为基体树脂。

具体地，本发明的硅基硬掩模组合物包含(a)式1表示的有机硅烷聚合物：

{(SiO_1.5-Y-SiO_1.5)_x(R₃SiO_1.5)_y(XSiO_1.5)_z}(OH)_e(OR₆)_f  (1)

其中x、y及z表示聚合物中的重复单元(SiO_1.5-Y-SiO_1.5)、(R₃SiO1_.5)及(XSiO_1.5)的相对比例，且满足关系式0.05≤x≤0.9、0.05≤y≤0.9、0≤z≤0.9及x+y+z＝1；e及f分别表示键接至硅(Si)原子的末端-OH基数目及末端-OR基数目对聚合物中的2x+y+z硅(Si)原子数目之比，且满足关系式0.03≤e≤0.2及0.03≤f≤0.25；X为含有至少一个经取代或未经取代的芳香环的C₆-C₃₀官能基；R₃为C₁-C₆烷基；Y为选自由芳香环、经取代或未经取代的直链或支链C₁-C₂₀亚烷基、主链中含有至少一个芳香环或杂环系环或具有至少一个脲基或异氰尿酸酯基的C₁-C₂₀亚烷基、及含有至少一个多重键的C₂-C₂₀烃基所组成的组中的连接基；及R₆为C₁-C₆烷基，及

(b)溶剂。