[发明专利]用于钝化完整性测试的嵌入式结构

说明书

技术领域

本发明通常涉及半导体器件领域，更具体地，涉及用于测试覆盖半导体器件的钝化层完整性的方法和系统。

背景技术

半导体器件用于大多数现代电子装置和电气装置。半导体器件的制造包括光刻和化学步骤的多步骤序列，在此期间在由诸如硅及其各种化合物之类的半导体材料制成的晶片上逐渐地产生电路。半导体器件的最上层称作钝化层。所述钝化层保护衬底免于损坏，例如在后续制造步骤期间保护衬底免于刮伤以及防止沾污物到达下面的层。

半导体器件的许多可观察故障已经归因于钝化层中诸如针孔和裂缝之类的缺陷。在沉积钝化层期间以及在沉积后处理期间产生钝化层中的缺陷。

用于检测钝化层中缺陷的一种方法是使用显微镜的光学检查。然而，使用这种方法通常不可以确定缺陷是否实际上穿透所述钝化层，因此几乎不可能检测到针孔。

用于确定钝化层完整性的现有技术测试的其他情况是诸如正磷酸测试之类的化学测试。然而，正磷酸测试也不会揭示所有缺陷，并且正磷酸测试也不会将这种测试用于有机钝化层，例如所述有机钝化层由例如聚酰亚胺构成，因为这种酸消耗了聚酰亚胺。

非常需要克服这些缺陷，并且提供一种用于测试覆盖半导体器件的钝化层的完整性的方法和系统。

发明内容

根据本发明，提出了一种用于测试钝化层完整性的方法。将导电材料结构层沉积到半导体器件的至少一部分衬底顶部表面上。

所述结构层包括多个带，所述带与至少两个触点相连，并且设置在至少一部分所述顶部表面上，使得连续带和所述带的连续部分之一与不同的触点相连。将钝化层设置于所述衬底和所述结构层的至少一部分顶部表面上，使得将钝化层的材料设置于导电材料的带之间以及所述结构层的顶部上。然后将导电材料沉积到钝化层上，并且测量所述至少两个触点之间的电阻。依赖于所测量的电阻来确定对于钝化层完整性的表示。

根据本发明，提出了一种测试钝化层完整性的方法，所述方法还包括：将具有触点的导电材料层和电绝缘材料层插入到衬底的顶部表面和结构层之间；以及测量导电材料层的触点和结构层的至少两个触点焊盘之一之间的电阻。

根据本发明，还提出了一种测试钝化层完整性的系统，所述系统包括半导体器件的衬底。

将导电材料的结构层设置在衬底的至少一部分顶部表面上。所述结构层包括与至少两个触点相连的多个带，设置所述触点使得连续的带或所述带的连续部分与不同触点相连。所述至少两个触点用于与电路相连，所述电路用于测量所述至少两个触点之间的电阻，并且用于依赖于所述电阻提供测量信号。所述测量信号指示沉积到所述衬底的至少一部分顶部表面和所述结构层上的钝化层的完整性，其中这样沉积所述钝化层，使得将钝化层材料设置在导电材料带之间以及所述结构层的顶部上。

根据本发明，提出了一种测试钝化层完整性的方法，所述钝化层还包括导电材料层和插入到所述衬底顶部表面和所述结构层之间的电绝缘材料层。所述导电材料层包括用于与电子电路相连的触点，所述电子电路用于测量所述导电材料层的触点和所述结构层的至少两个触点的至少一个之间的电阻。

附图说明

现在将结合附图描述本发明的典型实施例，其中：

图1是示出了根据本发明的半导体器件的衬底的截面图的简化方框图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构的第一实施例；

图2a和2b是根据图1所示的嵌入式结构的本发明的结构层的两个实施例的顶视图的简化方框图；

图2是示出了根据本发明的性能计算站的网络的简化方框图；

图3是示出了图1所示的衬底截面图的简化方框图，所述衬底具有根据本发明沉积到钝化层上的导电材料；

图4是示出了根据本发明的用于确定钝化层完整性的电子电路的简化方框图，所述电子电路用于测量两个触点之间的电阻；

图5是示出了根据本发明的用于测试钝化层完整性的方法的简化流程图；

图6是示出了半导体器件的衬底的截面图的简化方框图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构的第二实施例；以及

图7a和7b是根据图6所示嵌入式结构的本发明的导电材料层的两个实施例的顶视图的简化方框图。

具体实施方式