[发明专利]解码装置、数据存储装置、数据通信系统以及解码方法

说明书

技术领域

本发明涉及从已通过将冗余序列加到信息序列上而编码的数据中解码信息序列，并且利用冗余序列来纠错的技术。

背景技术

用于卫星通信和移动通信的通信系统具有对系统配置的需求，例如减小的电功率以及较小的天线。为了满足这样的需求，纠错编码技术已被引入，用于达到大的编码增益。

低密度奇偶校验码作为具有很大编码增益的纠错码而为人知晓，并且正被引进到用于记录数据的存储装置以及各种通信系统中。低密度奇偶校验码并不意味着特定的纠错编码处理，而是作为对于具有稀疏校验矩阵的纠错码的总称。稀疏校验矩阵是主要由0组成并且具有少数1的校验矩阵。低密度奇偶校验码特征在于校验矩阵。

通过选择稀疏校验矩阵并且使用重复的解码处理，可以实现接近极限并且具有很大编码增益的纠错编码处理(参见文档1、2)。和积算法或最小和算法可用于这样的处理。

文档4公开了对低密度奇偶校验码进行解码的处理的示例。解码装置将接收的数据划分成具有某长度的块，为每个块保存要纠错的被接收的数据以及在解码处理中产生的被称为消息的数据，并且校正被接收的数据的错误同时利用校验矩阵更新消息。假设一个块包括N个接收数据(N表示大于1的整数)。还假设，校验矩阵包括每个都用0或1的N行R列(R表示N或更小的正整数)的矩阵来表示的元素。

如果被接收的数据的每一项都通过b比特(b表示正整数)来表达，则需要b×N比特的存储区来保存N个被接收的数据的块。因为保存了与校验矩阵的非零元的数目一样多的消息，所以需要b×(非零元数目)的存储区来保存消息。非零元指每个具有1值而非0值的元素。

可通过在RAM(随机存取存储器)中保存数据以及在同时访问多个数据的同时对数据执行并行处理，来高速地执行解码处理。为了对可同时访问的被增加的数据执行并行处理，有必要将数据划分并记录在多个RAM中。因此，解码装置需要增加的电路规模，并且生成地址的处理被复杂化。

关于RAM的数目的问题可通过基于装置配置的方法来解决(参见文档5)。然而，这样的方法大大地劣化了解码处理的出错率(errorratio)。虽然存在通过使用移位寄存器而不是RAM来简化电路配置的途径(参见文档1)，但是如果块的长度N超过了几万或者如果冗余比特的数目大而编码率显著地小，则这样的途径导致增加的电路规模。

<文档列表>

文档1：JP 2007-089064A

文档2：Robert Gallager，“Low-Density Parity-Check Codes”，IEEETransactions on Information Theory，1962年1月，21-28页

文档3：D.J.C.MacKay，“Good Error-Correcting Codes Based on verysparse matrices”，IEEE Transactions on Information Theory，1999年3月，399-431页

文档4：Eran Sharon，Simon Litsyn，Jacob Goldberger，“An EfficientMessage-Passing Schedule for LDPC Decoding”，Proceedings 2004 IEEEConvention of Electrical and Electronics Engineers in Israel，2004年9月，223-226页

文档5：E Yeo，P.Pakzad，B.Nikolic，V Anantharam，“High ThroughputLow-Density Parity-Check Decoder Architecture”，2001 IEEE GlobalTelecommunications Conference，2001年11月，3019-3024页

发明内容

如果低密度奇偶校验码由以上方法解码，则需要大存储区来存储解码处理中临时生成的数据。例如，根据文档4中公开的解码方法，例如，需要大小与校验矩阵的非零元的数目成比例的存储区来保存临时生成的数据(消息)。

具体地，因为卫星通信和移动通信对装置规模和功耗强加了严格的条件，所以存在着对于降低存储容量和电路规模的强烈需求。如果采用了不使用解码处理中临时生成的数据的方法，则存储区减小，因为没有数据需要被保存。然而，这样的方法倾向于劣化解码处理的出错率。

如上所述，在对数据进行纠错和解码的处理中，减小存储区而同时保持好的出错率已是困难的。