[发明专利]用于修改存储器存取次序的系统、设备及方法

说明书

相关申请案交叉参考

本申请案主张2007年11月15日提出申请的名称为“System，Apparatus，andMethod for Modifying the Order of Memory Accesses(用于修改存储器存取次序的系统、设备及方法)”、序列号为11/940,745的美国专利申请案的申请日期的权益。

技术领域

实施例涉及计算机系统，且更特定来说涉及存储器控制器增加存储器存取效率的操作方法。

背景技术

在大多数计算机及数据处理系统中，主有源存储器(其通常为随机存取存储器(RAM))为动态随机存取存储器(DRAM)。DRAM的结构通常由组织成若干库的若干存储器单元组成。每一库对应于一存储器单元阵列，其中每一单元均相应地与存储器地址处的数据数字(例如，位)相关联。特定来说，一库内的存储器地址各自由行地址及列地址指定，其中每一行地址寻址一存储器页。因此，每一存储器页含有对应于所述页内的不同列指定的数个存储器位置。

当执行一连串存取请求时，页请求可发生于当前正打开另一页的库，通常将此称为“页冲突”，因此必须首先关闭(例如，预充电)先前所打开的页。在关闭所述先前页之后，可接着打开(例如，启动)所请求页，且接着可执行对所述所请求页的读取或写入操作。如果在无打开页的库中发现当前所请求页，那么可发生“页未命中”，因此需要执行启动程序。在当前存储器存取请求是针对已根据先前存储器存取请求而打开的页，则可称“页命中”发生。

由于必须针对页冲突及相对于页命中请求的页未命中存储器存取执行的额外处理，因此执行前两个过程所需的时间明显多于后者所需的时间。在微处理器技术发展的早期阶段，以先进先出方式接收及完成对存取用于读取及写入操作的DRAM存储器页的请求。此处理可能无效，从而导致大量页未命中及冲突，且因此需要处理器及/或存储器控制器资源广泛致力于对存储器页进行预充电及启动。

最近，已研发出基于优先级来进行存储器存取的更先进处理方法。存取请求的优先级可基于各种因素，例如发送所述请求的装置类型、所请求存取的类型、期望由所述请求存取的存储器地址等。然而，严格依照优先级来提供存储器存取的问题是，低优先级请求可在过长的时间周期内被拒绝存取。

此外，系统中微处理器的数目、微处理器中核心的数目以及每核心的处理线程的数目近期已显著增加，且预期在接下来的几年内会继续增加。可构想出具有成百上千个线程的系统。这些系统通常经设计以使得多个处理器芯片存取一共同存储器。这些请求存取一共同存储器的多个资源对所述存储器施加了额外的压力。

核心与线程数目增加的效应中的一者是将需要显著增加的存储器带宽，而主要负面效应是，所述存储器系统所经历的地址请求串流将由于实际独立或看似独立的程序执行顺序的数目增加而更为随机。第一级及第二级高速缓冲存储器的大小增加(此为过去大多数系统实施方案解决总存储器带宽及等待时间问题的方式)可不够有效且由于核心数目增加以及对合理裸片大小的限制而具有较小增长可能性。此外，每一核心中正执行的线程数目的增加将可能使平均高速缓存命中率降低，而此又导致存储器业务量增加。

在当前的DRAM技术中，使存储器库循环(启动所述库、读取或写入所请求数据并对所述库进行预充电)的时间比数据移动时间长得多。此长循环时间意味着，如果两个请求在时间上接近而又针对同一存储器库，那么存储器输入/输出(IO)引脚变为闲置状态达一时间周期以等待第一库循环完成以便可开始第二库循环。由于DRAM通常具有可独立循环的多个库，因而此库时序冲突会浪费可用存储器带宽。

对于此类不同存储器请求源，需要可在多个线程及多个处理器的系统环境中产生经改进存储器性能的设备及方法。

发明内容

本发明实施例可包含用于控制存储器存取操作的系统、存储器控制器及方法。处理系统可包含执行对多个存储器装置的存储器请求的一个或一个以上请求器。所述存储器装置中的每一者包含至少一个存储器库。存储器控制器包含请求队列、库解码器及多个库队列。所述请求队列从请求器接收存储器请求，且所述库解码器基于伴随所述存储器请求的存储器地址确定目的地库。接着将所述请求置于适当库队列中。