[发明专利]具有动态可调读取裕量的集成电路存储器及其方法

说明书

技术领域

本发明通常涉及集成电路，更具体地，涉及一种具有动态可调读取裕量的集成电路存储器及其方法。

背景技术

减小功耗是集成电路中的持续的需要。一种减小功耗的方法是降低供电电压。然而，存在关于为了给定电路的可靠操作而能够将供电电压减小至多低的限制。静态随机存取存储器(SRAM)是一种类型的存储器，其通常用于需要高速的应用中，诸如数据处理系统中的存储器。SRAM单元仅稳定在两个可能的电压电平之一并且通过感测一对位线上的相对低的差分电压而被读取。感测放大器用于感测和放大该差分电压。感测放大器预期能够在宽的电压范围上可靠地操作，并且仍然足够快以由此维持SRAM的性能优点。然而，感测放大器的感测裕量随着供电电压的减小而减小。

因此，需要一种在宽的供电电压电平范围上具有良好性能的可靠的存储器。

附图说明

借助于示例说明了本发明，并且本发明不限于附图，在附图中相同的附图标记表示相似的元件。图中的元件被示出用于简单和清楚的目的并且不一定依比例绘制。

图1以框图的形式示出了根据实施例的集成电路存储器。图2以框图的形式示出了根据另一实施例的集成电路存储器。图3示出了根据另一实施例的用于确定读取裕量的方法的流程图。图4示出了根据另一实施例的用于确定读取裕量的方法的流程图。图5示出了根据又一实施例的用于确定读取裕量的方法的流程图。图6示出了根据另一实施例的用于确定读取裕量的方法的流程图。

具体实施方式

通常，在一个形式中，提供了一种具有冗余的集成电路存储器和一种用于操作的方法，其中具有错误检测器和服务修复逻辑的反馈路径用于通过首先增加感测放大器的感测裕量来纠正读取错误。读取错误可能因其中感测时间过短或感测放大器裕量过小的时序错误引起。通过增加感测放大器的使能声明时间来增加感测裕量。如果增加的感测裕量未能纠正时序错误，则使用冗余列替换缺陷列。这减少了集成电路存储器上的冗余列的数量并且可以提高制造产量。在另一实施例中，反馈路径包括一对影子存储器单元列。该影子列表示关于存储器的“最差情况”操作环境并且具有弱化的影子感测放大器，该影子感测放大器具有基本上相同的失效模式。反馈错误信号使用弱化的感测放大器基于预测的感测裕量来调节实际的感测放大器的感测裕量。在另一实施例中，感测放大器裕量调节的结果被用于基于性能对集成电路存储器进行分类。

在一个方面，提供了一种用于在包括多个可寻址单元的集成电路中在操作期间动态控制存储器的感测放大器差分裕量的方法，该方法包括：将对应于多个可寻址单元的感测放大器差分裕量设定为第一值；以及如果当从多个可寻址单元的集合读取数据时出现读取数据错误，则将对应于多个可寻址单元的感测放大器差分裕量设定为第二值，其中第二值高于第一值。

在另一方面，提供了一种用于在包括多个可寻址单元的集成电路中动态控制存储器的感测放大器差分裕量的方法，多个可寻址单元包括至少一个失效预测可寻址单元，其中失效预测可寻址单元被配置为在其他的多个可寻址单元之前失效，该方法包括：将对应于多个可寻址单元和至少一个失效预测可寻址单元的感测放大器差分裕量设定为第一值；以及如果当从失效预测可寻址单元读取数据时出现读取数据错误，则将对应于多个可寻址单元的感测放大器差分裕量设定为第二值，其中第二值大于第一值。

在又一方面，提供了一种用于在包括多个可寻址单元和至少一个冗余可寻址单元的集成电路中动态控制存储器的感测放大器差分裕量的方法，该方法包括：将对应于多个可寻址单元和至少一个冗余可寻址单元的感测放大器差分裕量设定为第一值；以及如果当从多个可寻址单元中的任何一个可寻址单元读取数据时出现读取数据错误，则将对应于多个可寻址单元和至少一个冗余可寻址单元的感测放大器差分裕量设定为第二值，其中第二值大于第一值；如果对于多个可寻址单元中的任何一个可寻址单元持续出现读取数据错误，则将感测放大器差分裕量渐增地增加到最大值；以及使用冗余可寻址单元替换缺陷可寻址单元，其中缺陷可寻址单元是多个可寻址单元中的即使当感测放大器差分裕量被设定为最大值时仍产生读取数据错误的其中一个可寻址单元。

在再一方面中，提供了一种包括存储器的集成电路，其中存储器包括多个可寻址单元，存储器进一步包括：存储器阵列，耦合至多个感测放大器；和反馈路径，被配置为：将关于多个感测放大器的感测放大器差分裕量设定为第一值，当从多个可寻址单元中的至少一个可寻址单元读取数据时检测到读取数据错误，以及将关于多个可寻址单元的感测放大器差分裕量设定为第二值，其中第二值大于第一值。