[发明专利]用于基于锁存器的模数转换的系统和方法

权利要求书

1.一种基于锁存器的模数转换器电路，所述电路包括： 

第一交织器，其包括： 

比较器组，操作地将模拟输入与各个参考电压进行比较，其中所述比较器组同步于时钟相位； 

选择器电路，操作地至少部分地基于选择器输入来选择所述比较器组中的一个比较器的输出，其中第一交织器输出得自于所选择的输出；以及 

锁存器，接收来自第二交织器的第二交织器输出，以及所述锁存器在所述时钟相位被声明时是透明的，以及其中所述选择器输入包括所述锁存器的输出。 

2.根据权利要求1所述的电路，其中所述锁存器操作以减少符号间干扰。 

3.根据权利要求1所述的电路，其中所述比较器组是第一比较器组，其中所述时钟相位是第一时钟相位，其中所述选择器电路是第一选择器电路，其中所述选择器输入是第一选择器输入，其中所述锁存器是第一锁存器，以及其中所述第二交织器包括： 

第二比较器组，同步于第二时钟相位； 

第二选择器电路，操作地至少部分地基于第二选择器输入来选择所述第二比较器组中的一个比较器的输出，其中所述第二交织器输出得自于所选择的输出；以及 

第二锁存器，接收所述第一交织器输出，以及在所述第二时钟相位被声明时是透明的，以及其中所述第二选择器输入是所述第二锁存器的输出。 

4.根据权利要求3所述的电路，其中所述第一锁存器和所述第二锁存器操作以减少符号间干扰。

5.根据权利要求3所述的电路，其中所述模数转换器电路包括作为一抽头DFE操作的所述第一锁存器和作为一抽头DFE操作的所 述第二锁存器，其中所述第一比较器组包括两个比较器，以及其中所述第二比较器组包括两个比较器。 

6.根据权利要求1所述的电路，其中所述比较器组是第一比较器组，以及所述时钟相位是第一时钟相位，其中所述选择器电路是第一选择器电路，其中所述选择器输入是第一选择器输入，其中所述锁存器是第一锁存器，以及其中所述电路还包括： 

第三交织器，其包括： 

第三比较器组，操作地将所述模拟输入与所述各个参考电压进行比较，其中所述第三比较器组同步于第三时钟相位； 

第三选择器电路，操作地至少部分地基于第三选择器输入来选择所述第三比较器组中的一个比较器的输出，其中第三交织器输出得自于所选择的输出；以及 

第三锁存器，接收所述第一交织器输出，以及在所述第三时钟相位被声明时所述第三锁存器是透明的，以及其中所述第三选择器输入是所述第三锁存器的输出； 

第四交织器，其包括： 

第四比较器组，操作地将所述模拟输入与所述各个参考电压进行比较，其中所述第四比较器组同步于第四时钟相位； 

第四选择器电路，操作地至少部分地基于第四选择器输入来选择所述第四比较器组中的一个比较器的输出，其中第四交织器输出得自于所选择的输出；以及 

第四锁存器，接收所述第三交织器输出，以及在所述第四时钟相位被声明时所述第四锁存器是透明的，以及其中所述第四选择器输入是所述第四锁存器的输出；以及 

其中所述第二交织器包括： 

第二比较器组，操作地将所述模拟输入与所述各个参考电压进行比较，其中所述第二比较器组同步于第二时钟相位； 

第二选择器电路，操作地至少部分地基于第二选择器输入来选择所述第二比较器组中的一个比较器的输出，其中所述第二交 织器输出得自于所选择的输出；以及 

第二锁存器，接收所述第四交织器输出，以及在所述第二时钟相位被声明时所述第二锁存器是透明的，以及其中所述第二选择器输入是所述第二锁存器的输出。 

7.根据权利要求1所述的电路，其中所述锁存器是第一锁存器，其中所述时钟相位是第一时钟相位，以及其中所述电路还包括： 

第二锁存器，接收所述第一交织器输出，以及在第二时钟相位被声明时是透明的，以及其中所述选择器输入包括所述第一锁存器的输出和所述第二锁存器的输出。 

8.根据权利要求7所述的电路，其中所述选择器电路是多级多路复用器，其中所述第二锁存器的输出被用作至所述多级多路复用器的第一级的选择器输入，以及其中所述第一锁存器的输出被用作至所述多级多路复用器的第二级的选择器输入。