[发明专利]经优化的CABAC解码器

说明书

技术领域

本发明大体上涉及视频解码的领域，且更具体地说，涉及用于优化用于H.264视频 解码的基于上下文的适应性二进制算术译码(CABAC)的技术。

背景技术

为了支持H.264主规范，基于上下文的适应性二进制算术译码(CABAC)是一项技 术挑战。二进制算术译码处理的基本理念为递归区间划分。算术解码引擎核心保持两个 寄存器。第一寄存器为具有9个位的范围寄存器。第二寄存器为在常规模式下为9个位 且在旁路模式下为10个位的偏移寄存器。所述范围寄存器跟踪当前区间的宽度。偏移 是来自位流且指向所述范围内的当前位置。当解码二进制元素(bin)时，依据解码所述 特定二进制元素的上下文而定，将范围划分成两个子区间。在判定所述二进制元素之后， 更新范围及偏移。在解码一个二进制元素之后，将重新正规化范围及偏移以保持解码下 一个二进制元素的精确度。其确保所述9位寄存器范围的最高有效位总是为1。因此， 存在CABAC核心中的大量逐位运算、频繁的重新正规化及从位流的逐位读取，其均为 计算繁琐的。

因此，继续需要用于优化用于H.264视频解码的基于上下文的适应性二进制算术译 码(CABAC)的技术。

发明内容

本发明揭示用于优化用于H.264视频解码的基于上下文的适应性二进制算术译码 (CABAC)的技术。在一种配置中，提供一种装置，其包含处理电路，所述处理电路操 作以实施用以同时解码多个二进制元素及在解码所述多个二进制元素之后重新正规化 偏移寄存器及范围寄存器的指令集。所述装置还包括耦合到所述处理电路的存储器。

在另一方面中，提供一种集成电路，其包含处理电路，所述处理电路操作以实施用 以同时解码多个二进制元素及在解码所述多个二进制元素之后重新正规化偏移寄存器 及范围寄存器的指令集。所述集成电路还包括耦合到所述处理电路的存储器。

在又一方面中，提供一种计算机程序产品，其包括计算机可读媒体，所述计算机可 读媒体具有用于致使计算机进行以下操作的指令：同时解码多个二进制元素。所述计算 机程序产品还包括用以在解码所述多个二进制元素之后重新正规化以使偏移寄存器与 范围寄存器多位对准的指令。

将从具体实施方式更容易明白额外方面，尤其是在结合附图来阅读时。

附图说明

在结合附图阅读时将从下文陈述的具体实施方式中更容易明白本发明的方面及配 置，在附图中相同参考字符始终识别相应元件。

图1展示无线装置的一般框图。

图2A展示示范性H.264标准范围寄存器。

图2B展示示范性H.264标准偏移寄存器。

图2C展示示范性H.264标准MPS情况。

图2D展示示范性H.264标准LPS情况。

图3展示用于一个二进制元素的H.264标准算术解码处理的样本(伪码)指令集。

图4展示H.264标准重新正规化处理的流程图。

图5展示H.264标准正规解码模式处理的流程图。

图6展示H.264标准旁路解码模式处理的流程图。

图7展示H.264标准终止解码处理的流程图。

图8A及图8B展示经修改的范围寄存器及偏移寄存器。

图8C展示使用图8A及图8B的经修改的范围寄存器及偏移寄存器的视频处理器的 框图。

图9展示正规解码模式处理的流程图。

图10A展示第一重新正规化处理的流程图。

图10B展示第二重新正规化处理的流程图。

图10C展示第三重新正规化处理的流程图。

图11展示旁路解码模式处理的流程图。

图12展示终止解码处理的流程图。

图13A展示用于前缀EG码解码处理的样本(伪码)指令集。

图13B展示图13A的前缀EG码解码处理的范围与偏移关系图。

图14A展示用于后缀EG码解码处理的样本(伪码)指令集。

图14B展示图14A的后缀EG码解码处理的范围与偏移关系图。

图15A展示前缀EGK码解码处理的流程图。

图15B展示后缀EGK码解码处理的流程图。

图16A、16B及16C展示CABAC残余块语法布置。