[发明专利]用于监视调试事件的系统和方法

说明书

技术领域

本公开内容一般地涉及数据处理系统，并且更特别地涉及用于监 视调试事件的系统和方法。

背景技术

数据值断点涉及比较数据存取地址，以及比较与数据存取地址关 联的数据，以便确定是否应当产生断点异常。但是，当在典型的流水 线处理器中时，数据可能直到存取地址可用之后的多个周期后才可 用。因此，断点确切在指令流中的何处发生是不确定的，因为随数据 存取之后的一条或更多条指令可以在存取数据还不可用的间隔内执 行。在现今可用的一种数据处理系统中，附加的停车(stall)被添加 到固有的执行中以便防止任何指令在存取数据仍不可用的间隔内执 行。但是，这需要额外的开销并且干扰了正常的执行时序，这可能是 调试过程中所不希望的。

附图说明

本发明通过举例进行说明但并不限定于附图，在附图中相似的标 记指示相似的元素。出于简单清晰的目的对附图中的元素进行了说明 而并不一定按比例描绘。

图1是根据本发明的一种实施方案的数据处理系统的框图。

图2是根据本发明的一种实施方案与图1的数据处理系统关联的 处理器的框图。

图3是说明与图1的数据处理系统关联的示例性调试寄存器的图 表。

图4是根据本发明的一种实施方案与图3的调试寄存器关联的调 试控制寄存器的图表。

图5和图6以表格形式示出了图4中根据本发明的一种实施方案 的调试控制寄存器的一部分的功能。

图7是根据本发明的一种实施方案与图3的调试寄存器关联的调 试状态寄存器的图表。

图8以表格形式示出了图7中根据本发明的一种实施方案的调试 状态寄存器的一部分的功能。

图9-11示出了对图2的处理器的操作的不同实例进行说明的时 序图。

图12-16以表格形式示出了多种示例性数据地址比较(DAC)事 件及其相应的结果。

图17是根据本发明的一种实施方案与图3调试寄存器关联的调 试状态寄存器的图表。

图18示出了对图2的处理器的操作实例进行说明的时序图。

具体实施方式

在调试(debug)代码时，通常难以了解实际上是哪条指令导致 了所获得的调试异常(debug exception)。例如，在数据值断点的情 形中，执行与所存取数据之间的数据存取地址比较及数据值比较，并 且比较结果可能触发中断正常的指令流执行的调试异常。可以在存取 初始化之后多个周期返回数据进行存取，这通过提供数据存取请求及 存取地址来触发。在关于所请求存取的数据地址比较与关于所接收数 据的数据值比较之间的滞后可能使得要确定是指令流中的哪条指令实 际上导致了指令流中断尤为困难。在一种实施方案中，偏移值可以被 用来指出在引起数据值断点的指令与指令流中实际发生断点异常的点 之间执行了多少条指令。通过这种方式，可以获得改进的调试功能。

如在此所使用的，术语“总线”被用来指示可以用来传输一种或 多种不同类型的信息(例如数据、地址、控制、或状态)的多种信号 或导体。在此所讨论的导体可以作为单导体、多导体、单向导体、或 双向导体来说明或描述。但是，不同的实施方案可以改变导体的实 现。例如，可以使用分离的单向导体而不是双向导体，反之亦然。此 外，多导体可以用串行地或以时分复用的方式传输多种信号的单导体 来代替。类似地，输送多种信号的单导体可以被分开成输送这些信号 的子集的不同导体。因此，存在用于传输信号的多种选择。

在此术语“确证(assert)”和“置位(set)”或“否定 (negate)”(或“取消确证(deassert)”或“清除(clear)”) 在涉及使信号、状态位、或相似装置分别呈现出其逻辑真或逻辑假的 状态时被使用。如果逻辑真的状态是逻辑电平1，则逻辑假的状态是 逻辑电平0。而如果逻辑真的状态是逻辑电平0，则逻辑假的状态是 逻辑电平1。