[发明专利]化合物半导体衬底、化合物半导体衬底的制造方法以及半导体器件

说明书

技术领域

本发明涉及一种化合物半导体衬底及其制造方法以及使用了化合物半导体衬底的半导体器件，该半导体衬底具有层叠结构，该层叠结构能够使应用于HEMT、HBT等电子器件、光器件、磁传感器等中的形成在Si衬底上的化合物半导体层的结晶位错(缺陷)降低，并随之实现高品质化。 

背景技术

近年来，关于化合物半导体的薄膜结晶生长技术，利用了化合物半导体衬底的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)、HBT(Heterojunction Bipolar Transistor：异质结双极性晶体管)等电子器件、光器件、太阳能电池或利用了二维电子气的超高速器件、磁传感器等半导体器件具有各种特征，并且飞速发展。 

然而，化合物半导体衬底难以生长大型结晶。并且，化合物半导体衬底较脆而容易破损，因此在制造过程中需要小心处理。另外，化合物半导体昂贵，需要向大口径化合物半导体衬底转移，但是由于重且脆，因此担心成品率问题。 

因此，在廉价且结晶性较好、轻量且适合于大口径化的IV族半导体衬底上形成化合物半导体的技术引人注目。特别是大力进行有关于以下技术的研究：在生产技术已成熟的Si衬底上生长作为化合物半导体的GaAs薄膜结晶的技术。并且，在器件化的情况下，需要化合物半导体衬底整体的特性分散较小。 

然而，由于Si与化合物半导体结晶的晶格常数、热膨胀系 数不同而相互产生失配，因此当要在Si衬底上外延生长时产生各种问题。例如，Si与GaAs在晶格常数上存在4％的差，在热膨胀系数上存在两倍多的差。在这种状态下，难以在Si衬底上外延生长。 

并且，关于Si衬底的表面处理，在外延生长化合物半导体之前去除Si衬底上的作为氧化物的SiO₂很重要。 

作为去除该氧化物的第一方法，能够通过在高真空下对Si衬底进行加热来去除氧化物。但是，在工业上，该第一方法由于周转期(Turn Around Time：TAT)低下而欠缺批量生产性。 

另外，作为去除该氧化物的第二方法，存在通过对Si衬底进行化学处理来去除氧化物的方法。该第二方法为在放入到成膜装置之前，通过对Si衬底进行氢氟酸处理来去除氧化物。并且，以进行了氢终端处理的状态保护Si衬底的表面，防止处理后的氧化。另外，该第二方法需要对进行了终端处理的氢的脱氢进行控制的初期生长。 

作为在氢终端处理后的Si衬底上生长III-V族化合物半导体的产业现有技术，例如，在专利文献1中公开了一种关于InSb的异质外延膜的制造方法，在两阶段生长中的Si衬底上的初期生长中设置由铝、镓、铟中的至少一个构成的基底层来进行两阶段生长。然而，关于GaAs膜，利用相同的方法无法得到优质的膜。 

特别是，在Si衬底上生长晶格常数、热膨胀系数不同的化合物半导体的情况下，即使应用两阶段或者三阶段生长工序，在Si与化合物半导体层的界面也会产生较多的位错、层叠缺陷。由于这种界面所固有的位错(缺陷)，而成为电子器件活性层的化合物半导体的电特性质量下降，而无法得到原来所期望的化合物半导体的电特性。另外，即使是电流在与衬底面垂直的方 向流动的光器件等的情况下，界面位错(缺陷)也带来影响而发光效率降低。 

另一方面，在利用在Si上异质外延生长而得到的化合物半导体衬底来形成电子器件的情况下，在异质外延生长过程中的初期阶段产生的处于界面的位错(缺陷)被认为是化合物半导体衬底的表面出现位错(缺陷)的原因之一，因此给上述电子器件的特性带来不良影响。 

例如，在霍尔元件的情况下，在专利文献2中说明了如下内容：GaAs衬底的位错(缺陷)关系到无磁场下的输出电压即不平衡(偏移)电压的恶化，并且公开了如下内容：通过在GaAs衬底上外延生长GaAs来改进位错，从而降低不平衡(偏移)电压。 

另外，在专利文献3中公开了一种发光元件，该发光元件通过使用位错(缺陷)较低的衬底而发光效率较高且不容易产生劣化。 

关于结晶位错(缺陷)，作为改进结晶位错(缺陷)的生长方法，在非专利文献1中公开了一种横向外延生长。该横向外延生长改善局部的结晶位错(缺陷)，但难以在使用衬底整个面上实现结晶性较高的衬底。另外，存在衬底的前处理繁杂的缺点。在利用化合物半导体衬底来批量生产电子器件、光器件、磁传感器等的情况下，需要在使用衬底整个面改善结晶位错(缺陷)来确保材料利用率。