[发明专利]具有阶层式微码储存之多内核处理器

权利要求书

1.一种处理器，包括：

多个处理器内核，各处理器内核配置成独立地执行根据程序员可见的指令集架构(ISA)定义的指令，其中该多个处理器内核各自包含配置成储存微码条目的个别本地微码单元；以及

远程微码单元，其可被各该处理器内核存取并且包含配置成储存微码条目的远程微码储存；

其中，任何一个给定的该处理器内核进一步被配置成：

产生与特定微码条目相对应的给定的微码进入点，该特定微码条目包含可用该给定的处理器内核执行的一个或多个操作；

判断该特定微码条目是否储存于该给定的处理器内核中的该个别本地微码单元内；以及

响应于该特定微码条目未储存于该个别本地微码单元内的判断，传递该特定微码条目的请求至该远程微码单元。

2.如权利要求1所述的处理器，其中，为了判断该特定微码条目是否储存于该给定的处理器内核的该个别本地微码单元内，该给定的处理器内核进一步配置成判断该给定的微码进入点是否位于与该个别本地微码单元相对应的微码进入点地址空间的一部分中。

3.如前述权利要求中任何一项所述的处理器，其中，响应于收到该请求，该远程微码单元进一步配置成从该远程微码储存撷取该特定微码条目并且将该特定微码条目送回至该给定的处理器内核，其中，该特定微码条目包含顺序控制字段，该顺序控制字段配置成表示在该特定微码条目之后是否有另一个微码条目要撷取，以及其中，该远程微码单元进一步配置成取决于该顺序控制字段来从该远程微码储存撷取该另一微码条目并且将该另一微码条目送回至该给定的处理器内核，而该给定的处理器内核不用个别请求该另一微码条目。

4.如前述权利要求中任何一项所述的处理器，其中，该处理器内核更各自包含配置成储存该指令中的数个的个别指令缓存，其中响应于收到在该请求之后的该特定微码条目，该给定的处理器内核进一步被配置成储存该特定微码条目于该个别指令缓存内。

5.如前述权利要求中任何一项所述的处理器，其中，至少一部分该远程微码储存包含可写入存储器。

6.如前述权利要求中任何一项所述的处理器，其中，与储存于该本地微码单元内的微码条目相对应的微码进程都能满足性能敏感性门坎要求，同时至少一些与储存于该远程微码单元内的微码条目相对应的微码进程各自都不满足该性能敏感性门坎要求。

7.如权利要求6所述的处理器，其中，该性能敏感性门坎要求取决于微码进程执行的频率。

8.如权利要求6所述的处理器，其中，该性能敏感性门坎要求取决于微码进程执行的等待时间。

9.一种系统，包括：

系统存储器；以及

如前述权利要求中任何一项所述的处理器，其中，该处理器与该系统存储器耦合。

10.一种方法，包含：

多个处理器内核中的给定的一个处理器内核产生与特定微码条目相对应的给定的微码进入点，该特定微码条目包含可用该给定的处理器内核执行的一个或更多操作，其中，该多个处理器内核的每个配置成独立地执行根据程序员可见的指令集架构(ISA)定义的指令，以及其中，该多个处理器内核各自包含配置成储存数个微码条目的个别本地微码单元；

该给定的处理器内核判断该特定微码条目是否储存于该给定的处理器内核中的该个别本地微码单元内；以及

响应于该特定微码条目未储存于该个别本地微码单元内的判断，该给定的处理器内核传递该特定微码条目的请求至远程微码单元，其中，该远程微码单元可被每个该处理器内核存取并且包含配置成储存数个微码条目的远程微码储存。