[发明专利]半导体存储器中的可编程芯片使能和芯片地址

说明书

技术领域

本发明涉及用于制造诸如基于半导体的存储器器件之类的集成电路的 技术。

背景技术

基于半导体的存储器，包括诸如动态或静态随机存取存储器之类的易失 性存储器和诸如闪存存储器之类的非易失性存储器，在各种各样的电子设备 中得到了更普遍的使用。例如，非易失性半导体存储器用在蜂窝电话、数码 相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。包括 闪存EEPROM的电可擦可编程只读存储器(EEPROM)和电可编程只读存 储器(EPROM)属于最受欢迎的非易失性半导体存储器。

与大多数存储设备一样，半导体存储器件可能具有有缺陷的组件或存储 区域。例如，半导体存储器阵列的个体存储元件或存储器单元可能是有缺陷 的。另外，包括字线、位线、译码器等的存储器阵列的外围电路可能是有缺 陷的，致使相关联的存储元件也有缺陷。不可避免地，在任何商业制造的半 导体存储器器件中，存储器阵列的某部分将会有缺陷。

大多数缺陷管理方案依靠于冗余的存储器单元来取代被确定为有缺陷 的主要存储器单元。在例如图1所示的典型的半导体存储器制造工艺期间， 在封装(package)存储器芯片(chip)以形成存储器器件之前进行晶圆(wafer)级 测试12。晶圆可以包括成百上千的存储器芯片，每个存储器芯片将包括存储 器阵列和诸如用于访问阵列的存储器单元的控制和逻辑电路之类的外围组 件。在晶圆级测试12期间，测试存储器芯片的功能，使得有缺陷的组件不 会不必要地集成到封装的器件中。通常以升高的和/或降低的温度(例如85 ℃和/或-30℃)进行晶圆级测试，来保证在极端条件下的功能并且保证对电 路施压(stress)之后的功能。可以用来自芯片的冗余存储器单元来替代功能测 试不合格的存储器单元。取决于正被制造的存储器的类型，可以采用不同的 冗余方案。例如，可以替代个体存储器单元，可以替代整个列或位线的存储 器单元，或者可以替代全部的存储器单元块。

在晶圆级测试12之后，将晶圆分割为个体存储器芯片，并且封装14一 个或多个存储器芯片来形成存储器器件。然后，封装后的存储器器件经历老 化(burn-in)工艺16来施压(stress)芯片的存储器阵列和外围电路。典型地， 在甚至比晶圆级测试高的温度(例如125℃)下进行老化。在每个芯片的各 种部分施加高电压来施压并识别不耐用的(weaker)元件。设计老化工艺的施 压条件来导致不耐用元件的故障，该不耐用的元件之后可以在封装级测试18 期间检测出来，在一些制造工艺中，不执行老化。

封装级测试通常由各种功能测试组成，以确定在老化后哪些单元是有缺 陷的。最近几年，已将诸如反熔丝(anti-fuses)之类的技术合并到了制造工 艺中，使得可以由来自存储器芯片的冗余存储器来替代老化之后被发现有缺 陷的存储器单元。

在一些情况下，封装级测试18导致识别出整个存储器芯片有缺陷。例 如，阵列中的有缺陷的存储器单元的数量可能超过晶片(die)的冗余容量，或 者某个外围电路可能出故障而致使晶片不可用。当这种情况发生时，通常包 含缺陷晶片的整个存储器封装不可用并被丢弃20，导致制造工艺的成品率损 失。如果存储器封装包含多个存储器芯片，则单个晶片的故障将导致封装被 丢弃。

发明内容

存储器晶片配备有可编程芯片使能电路，以允许在封装之后隔离并禁止 (disable)特定存储器晶片。在多芯片存储器封装中，可以通过可编程电路来 从存储器封装中禁止和隔离在封装级测试中不合格的存储器晶片。典型地， 在多芯片封装中的每个存储器晶片的芯片使能管脚被绑在一起，使得响应于 主(master)芯片使能信号来使能每个晶片。可编程芯片使能电路可以覆盖 (override)从控制器或主机设备接收的主芯片使能信号。提供可编程芯片地址 电路来允许在封装之后重新编址(readdress)特定存储器晶片。例如，可以使 用可编程电路来重新编址一个或多个无缺陷的存储器晶片，以替代由焊盘连 接(pad bonding)提供的唯一芯片地址，来提供连续的地址范围。在封装之后， 还可以独立于检测不合格的存储器晶片来重新编址存储器晶片。