[发明专利]用于执行突发写操作的同步存储器装置和控制方法

权利要求书

1.一种用于控制突发写操作的同步存储器装置，包括：

第一缓冲电路，用于与和突发写操作相关的时钟信号同步地缓冲请求 退出突发写操作的第一控制信号；

第二缓冲电路，用于与时钟信号同步地缓冲请求进入突发写操作的第 二控制信号；及

与第一缓冲电路连接的锁存电路，用于响应通过第一缓冲电路转发的 所述第一控制信号执行复位，其中所述复位触发了从突发写操作中退出。

2.如权利要求1所述的同步存储器装置，其中锁存电路设置为在第一 控制信号没有激活时，响应第二控制信号触发进入突发写操作。

3.如权利要求2所述的同步存储器装置，进一步包括连接在锁存电路 的补充输出端和第二缓冲电路的复位端之间的反相器，其中在突发写操作 过程中通过所述反相器的控制信号用来防止第二缓冲电路缓冲第二控制信 号。

4.如权利要求3所述的同步存储器装置，进一步包括与第一缓冲电路 输入端连接的第一反相器，和与第二缓冲电路输入端连接的第二反相器， 以及与锁存电路的置位端连接的与门，用于对第一缓冲电路的第一输出信 号和第二缓冲电路的第二输出信号执行与操作。

5.一种用于控制突发写操作的同步存储器装置，包括：

第一触发器电路，用于与和突发操作相关的时钟信号同步地缓冲进入 突发写操作的命令；

第二触发器电路，用于与所述时钟信号同步地缓冲退出突发写操作的 命令；

复位解码器，用于对第二触发器电路转发的退出命令进行解码；

置位解码器，用于对由第一触发器电路转发的进入命令进行解码；及

锁存电路，用于响应由复位解码器转发的退出命令执行复位，其中置 位解码器与锁存电路的置位端连接，复位解码器与锁存电路的复位端连接。

6.一种用于控制突发写操作的同步存储器装置，包括：

第一逻辑电路和第二逻辑电路，用于通过在与突发写操作相关的芯片 激活信号和写激活信号间执行逻辑操作而分别产生置位触发信号和复位触 发信号；

第一触发器电路，用于与和突发写操作相关的时钟信号同步地缓冲第 二逻辑电路的复位触发信号；及

第二触发器电路，用于与所述时钟信号同步地缓冲第一逻辑电路的置 位触发信号；

其中第一逻辑电路的置位触发信号输入到第二触发器电路的置位端， 第二逻辑电路的复位触发信号输入到第二触发器电路的复位端。

7.如权利要求6所述的同步存储器装置，其中第一逻辑电路包括或非 门。

8.如权利要求6所述的同步存储器装置，其中第二逻辑电路包括或门。

9.如权利要求6所述的同步存储器装置，进一步包括连接在第一逻辑 电路和第二触发器电路输入端之间的延时单元，以及连接在时钟和第二触 发器电路的时钟端之间的延时单元。

10.一种用于在同步存储器装置中控制突发写操作的方法，包括：

锁存用于执行突发写操作的状态；

与和突发写操作相关的时钟信号同步地缓冲请求退出突发写操作的 第一控制信号；

与时钟信号同步地缓冲请求进入突发写操作的第二控制信号；及

响应所述第一控制信号的缓冲复位所述用于执行突发写操作的状态。

11.如权利要求10所述的方法，其中第一控制信号与芯片停用信号相 关。