[发明专利]具有高速数字帧转移及帧处理的成像器

权利要求书

1.一种成像器组件，其包括：

图像传感器，其具有组织成行及列的像素阵列，所述阵列经配置以捕获图像，所 述传感器进一步包括经配置以输出对应于所述所捕获图像的数字数据的输出总线；及

帧存储器，其经由至少一个总线连接到所述图像传感器，

所述图像传感器包括经配置以控制所述帧存储器与所述图像传感器之间的数据 转移的存储器控制器，其中所述图像传感器进一步包括：

列平行模拟读出电路，其连接到所述列，所述列平行模拟读出电路将与所述所捕 获图像相关联的信号转换成所述数字数据；及

多个像素线缓冲器存储器，每一像素线缓冲器存储器连接到一列群组且与所述列 群组相关联并存储与相应列群组相关联的所述数字数据的相应部分，所述像素线缓冲 器存储器经配置以在读出操作期间存储来自所述列平行模拟读出电路的所述数字数 据，

其中所述存储器控制器致使所有所述数字数据按顺序被存储于所述帧存储器中。

2.根据权利要求1所述的成像器组件，其中所述帧存储器包括多个存储器装置， 所述存储器装置的每一者经配置以存储从所述像素线缓冲器存储器输入的所述数字数 据的所述相应部分且其中若干所述存储器装置和像素线缓冲器存储器是相同的。

3.根据权利要求1所述的成像器组件，其中所述列平行模拟读出电路包括所述 阵列中每列至少一个模/数转换电路，每一模/数转换电路在读出操作期间同时被操作。

4.根据权利要求1所述的成像器组件，其中所述图像传感器进一步包括：

列平行模拟读出电路，其连接到所述列，所述列平行模拟读出电路将与所述所捕 获图像相关联的信号转换成所述数字数据；

多个像素线缓冲器存储器，每一线缓冲器存储器连接到一列群组且与所述列群组 相关联并存储与所述相应列群组相关联的所述数字数据的相应部分，所述线缓冲器存 储器经配置以在读出操作期间存储来自所述列平行模拟读出电路的所述数字数据；及

数字处理电路，其连接于所述像素线缓冲器存储器与所述帧存储器之间，用于根 据所述图像传感器的操作模式处理所述数字数据。

5.根据权利要求4所述的成像器组件，其中所述数字处理电路包括：

电路，其用于对从所述帧存储器输入的数字数据执行求平均值、加法或减法中的 一者；及

像素输出线缓冲器存储器，其用于在经由所述输出总线输出所述经所述电路处理 的数字数据之前按顺序存储所述经所述电路处理的数字数据。

6.根据权利要求4所述的成像器组件，其中所述数字处理电路包括：

多个电路，其用于对从所述帧存储器输入的数字数据执行求平均值、加法或减法 中的一者，电路的数目匹配列群组的数目；

第一像素输出线缓冲器存储器，其用于按顺序存储第一行的所述经所述电路处理 的数字数据；及

第二像素输出线缓冲器存储器，其用于在经由所述输出总线输出先前行的所述经 所述电路处理的数字数据之前按顺序存储所述先前行的所述数据。

7.一种成像装置，其包括：

像素阵列，其组织成行及列，所述阵列经配置以捕获图像；

列平行模拟读出电路，其连接到所述列，所述列平行模拟读出电路将与所述所捕 获图像相关联的信号转换成数字数据；

多个像素线缓冲器存储器，每一像素线缓冲器存储器连接到一列群组且与所述列 群组相关联并存储与相应列群组相关联的所述数字数据的相应部分；

多个帧存储器装置，其经由多个数据总线连接到所述多个像素线缓冲器存储器；

存储器控制器，其经配置以控制所述帧存储器装置与所述多个像素线缓冲器存储 器之间的数据转移；及

输出总线，其经配置以输出对应于所述所捕获图像的数字数据。