[发明专利]成膜方法和成膜装置

说明书

技术领域

本发明涉及用于在半导体晶片等被处理体的表面形成例如含锰 (Mn)膜或含铜锰(CuMn)合金膜作为种膜的成膜方法和成膜装置。

背景技术

为了制造半导体设备，通常需要对半导体晶片反复进行成膜处理 和图案蚀刻处理等各种处理，制造所期望的设备。由于近年来半导体 设备更加高集成化和高微细化的要求，线宽和孔径变得越来越微细化。 随着各种尺寸的微细化，要求电阻更小，因而作为配线材料和埋入槽、 孔等凹部中的材料，倾向于使用电阻非常小且廉价的铜(例如参照日 本特开2004-107747号公报)。在使用铜作为上述配线材料或埋入材 料的情况下，考虑到铜向其下层的扩散阻挡性等，通常使用钽金属(Ta) 或氮化钽膜(TaN)等作为阻挡层。

为了将铜埋入上述凹部内，首先，在等离子体溅射装置中，在该 凹部内的包括整个壁面的晶片的整个表面上形成由铜膜构成的薄的种 膜。接着，通过对晶片整个表面实施镀铜处理，使凹部内完全被铜所 填埋。其后，通过CMP(Chemical Mechanical polishing：化学机械研 磨)处理，将晶片表面的多余的铜薄膜研磨除去。

参照图12来说明上述铜的埋入。图12是表示半导体晶片凹部的 现有的埋入工序的图。在形成于半导体晶片W上的绝缘层1、例如层 间绝缘膜的表面，形成与通路孔、通孔和槽(trench或Dual Damascene 结构)等相对应的凹部2。例如由铜构成的下层的配线层3在凹部2 的底部露出。

具体而言，凹部2由细长的槽(trench)2A和形成于该槽2A底部 的一部分的孔2B构成。孔2B作为接触孔或通孔。配线层3在孔2B 的底部露出(在图12(A)中表示配线层3被阻挡层4覆盖后的状态)， 还通过配线层3与下层的配线层以及晶体管等元件进行电连接。另外， 省略了下层的配线层和晶体管等元件的图示。

绝缘层1例如由SiO₂膜形成。随着设计尺度的微细化，凹部2的 宽度或内径变得非常小，达到例如120mn左右，而且凹部2的长宽比 为例如2～4左右。其中，关于扩散防止膜和蚀刻中止膜等，省略了图 示，仅简单表示其形状。

预先使用等离子体溅射装置，在半导体晶片W的表面(包括凹部 2的内表面)，大致均匀地形成例如由TaN膜和Ta膜的叠层结构构成 的阻挡层4等(参照图12(A))。接着，使用其他的等离子体溅射装 置，在半导体晶片W的整个表面(包括凹部2的内表面)形成由薄的 铜膜构成的种膜6(参照图12(B))。在等离子体溅射装置内形成种膜 6时，对半导体晶片施加高频率的偏置电力，高效地进行铜离子的移入。 接着，通过对晶片表面实施镀铜处理，将由铜膜构成的金属膜8埋入 凹部2内(参照图12(C))。其后，通过CMP处理等研磨处理除去晶 片表面的不需要的金属膜8、种膜6和阻挡层4。

但是，最近为了进一步提高阻挡层的可靠性，进行了各种开发， 使用Mn膜或CuMn合金膜代替Ta膜和TaN膜的自形成阻挡层特别受 到关注(参照日本特开2005-277390号公报)。Mn膜(CuMn合金膜) 通过溅射形成。由于Mn膜(CuMn合金膜)本身成为种膜，因此，能 够直接在其上形成Cu镀层。另外，通过在镀Cu处理后实施退火，Mn 膜(CuMn合金膜)自我匹配地与位于其下的作为绝缘膜的SiO₂层进 行反应，在SiO₂层与Mn膜(CuMn合金膜)的边界部分形成由MnSi_xO_y(x、y为任意正数)膜或锰氧化物MnO_x(x为任意的正数)膜构成的 阻挡膜。因此，具备能够减少制造工序数的优点。其中，锰氧化物有 Mn价数不同的MnO、Mn₃O₄、Mn₂O₃、MnO₂等多种，在此将这些氧 化物统称为MnO_x。

在现有的实用水平下，上述Mn膜(CuMn合金)只能通过溅射法 形成。由于溅射法的阶梯覆盖(阶梯覆盖性)存在极限，所以采用溅 射法，很可能无法适应将来预计的极微细图案、例如在线宽和孔径为 32nm以下的槽和孔内进行成膜。