[发明专利]具有大而均匀的电流的大阵列上指PIN二极管及其形成方法

说明书

技术领域

本申请要求Herner的于2007年3月27日提交的的标题为 “Method to Form Upward-Pointing P-I-N Diodes Having Large and Uniform Current”的美国专利申请第11/692,151号(专利代理人卷号 No.SAND-01179US0)和Herner的于2007年3月27日提交的标题为 “Large Array of Upward-Pointing P-I-N Diodes Having Large and Uniform Current”的美国专利申请第11/692,153号(专利代理人卷号 No.SAND-01179US1)的优先权，二者的全部内容通过参考合并于此。

本申请涉及Herner等人的于2007年3月27日提交的标题为 “Method to Form a Memory Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element”的美国专利申请第11/692,144号(专利 代理人卷号No.SAND-01193US0)和Herner等人的于2007年3月27 日提交的标题为“Memory Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element”的美国专利申请第11/692,148号(专利 代理人卷号No.SAND-01193US1)，二者的全部内容通过参考合并于 此。

背景技术

二极管具有的特性是：在低于某一特定导通电压时允许非常 小的电流流过，在高于该导通电压时允许实质上更大的电流流过。已 经证明当施加的电压高于导通电压时，很难形成大量(large population) 的在其底层重掺杂P型区、中间本征区和上层重掺杂N型区间具有良 好的电流均匀性的垂直取向的PIN二极管。

形成大量这样的具有良好均匀性的上指二极管 (upward-pointing diodes)会是很有利的，特别是在用于存储器阵列时。

发明内容

本发明由所附权利要求限定，并且在该部分的任何内容不应 该被认为是限制这些权利要求。总体而言，本发明关于大量上指PIN 二极管及其形成方法。

本发明的第一方面提供在衬底上形成的第一器件级，该第一 器件级包括多个垂直取向的PIN二极管，每个PIN二极管包括底层重 掺杂P型区，中间本征或轻掺杂区和上层重掺杂N型区，其中每个PIN 二极管具有柱的形状，其中，对于至少99％的PIN二极管，当底层重 掺杂P型区和上层重掺杂N型区之间施加的电压为约1.5伏到约3.0 伏之间时，流过PIN二极管的电流至少为1.5微安；其中PIN二极管 包括沉积的硅、锗、或硅锗，其中第一多个PIN二极管包括第一器件 级上的每个PIN二极管。

本发明的第二方面提供包括第一多个存储单元的第一存储器 级，每个第一存储单元包括柱状的垂直取向的PIN二极管，每个垂直 取向的PIN二极管包括底层重掺杂P型区，中间本征或轻掺杂区和上 层重掺杂N型区；其中该第一存储单元包括编程/程序单元和未编程/ 非程序单元，其中至少一半存储单元是程序单元，其中当在底层重掺 杂P型区和上层重掺杂N型区之间施加的电压为约1.5伏到约3.0伏之 间时，流过至少99％的编程单元的PIN二极管的电流至少为1.5微安； 其中第一多个存储单元包括第一存储器级中的每个存储单元。

本发明的第三方面提供一种形成垂直取向PIN二极管的方法， 该方法包括；在衬底上形成第一轨道形导体；在第一轨道形导体上形 成沉积的半导体材料的底层重掺杂P型区；在半导体材料的底层重掺 杂P型区上形成沉积的半导体材料的中间本征或轻掺杂区，其中沉积 的半导体材料是硅、锗、或硅锗合金；图案化和蚀刻底层重掺杂P型 区和中间本征或轻掺杂区以形成柱；形成掺杂砷的上层重掺杂N型区； 及退火以使半导体材料结晶，其中一部分半导体材料在沉积态是无定 形的并且在退火步骤之后与硅化物、锗化物、或硅锗化物接触，其中 PIN二极管包括底层重掺杂P型区，中间本征或轻掺杂区、和上层重 掺杂N型区。