[发明专利]具有减少的寄生电容的高k/金属栅极MOSFET

说明书

技术领域

本发明涉及一种半导体结构及其制造方法。更具体地，本发明涉及一种金属氧化物半导体场效应晶体管(MOSFET)，其包含高介电常数(k)的栅极介质及具有减少的寄生电容的含金属的栅极导体。本发明还提供制造这种MOSFET的方法。

背景技术

在半导体产业中，含有高k栅极介质(介电常数大于4.0且典型大于7.0的栅极介质)及金属栅极的栅极叠层是最有希望用于缩放互补金属氧化物半导体(CMOS)的选项之一。

制造高k/金属栅极MOSFET的工艺方案之一为取代栅极法(replacement gate method)。在取代栅极工艺中，可使用牺牲栅极电极来制造MOSFET。在这类工艺中，首先形成牺牲栅极电极，随后，利用含有高k栅极介质及金属栅极的栅极叠层来取代该牺牲栅极电极。由于包含高k栅极介质及金属栅极的栅极叠层是在高温处理步骤(例如源极/漏极激活退火)之后形成，取代栅极工艺具有的优点为对高k栅极介质和金属栅极造成的损害最小。此外，大范围的金属可被选择作为栅极导体。

常规栅极取代工艺的其中一个严重缺点是导致高k栅极介质不仅出现在金属栅极下方，而且还出现在金属栅极的垂直侧壁上。

图1为现有技术的MOSFET的示意图，其包含栅极叠层，该叠层包含高k栅极介质及金属栅极，并使用如上文所提及的常规栅极取代工艺制造。具体地，图1示出了现有技术的MOSFET结构，其包括在其中具有源极/漏极扩散区1004的半导体衬底1000。半导体衬底1000还包含多个沟 槽隔离区1006，其被填充有沟槽介质材料。在半导体衬底1000的顶部，示出了以“U”的形状形成的高k栅极介质1008，以及位于U形高k栅极介质1008内的金属栅极1010。介质间隔物1012位于U形高k栅极介质1008的外部垂直侧壁上。图1所示结构还包括层间介质材料1020，在其中具有延伸至源极/漏极扩散区1004的上表面的接触过孔1022。层间介质材料1020通过介质间隔物1012与栅极叠层横向隔离。

金属栅极1010存在于U形高k栅极介质1008的垂直侧壁上会导致不希望的高的接触到栅极导体寄生电容。

与高k栅极介质相关的另一个问题是位于栅极拐角处的高k栅极介质(由图1所示的虚线圆形表示)可能因为厚度和/或化学成分的差异而不是理想的。常规的栅极再氧化工艺无法用来强化位于栅极拐角处的高k栅极介质，因为高k栅极介质被金属栅极和介质间隔物密封。位于栅极拐角处的不理想的高k栅极介质会导致高漏电以及低可靠性。

鉴于上述问题，需要一种新颖且改善的高k/金属栅极MOSFET，其具有减小的接触至栅极导体寄生电容和可选的改善的位于栅极拐角处的高k栅极介质。

发明内容

本发明提供一种高k栅极介质/金属栅极MOSFET，与使用常规的栅极取代工艺所制造的高k栅极介质/金属栅极MOSFET相比，其具有减少的接触至栅极导体(contact-to-gate conductor)寄生电容。与使用常规栅极取代工艺所制造的现有高k栅极介质/金属导体MOSFET相比，本发明可实现使接触至栅极导体寄生电容减少约10％或更多。

本发明还提供一种高k栅极介质/金属栅极MOSFET，其中在栅极拐角处存在改善的高k栅极介质。

在某些实施例中，本发明还提供一种高k栅极介质/金属栅极MOSFET，其包括位于金属栅极的垂直侧壁上的低k介质间隔物。所用的低k介质间隔物具有小于4，优选小于3.5的介电常数。低k介质间隔物 的存在帮助进一步降低所述接触至栅极导体寄生电容。

本发明还提供一种高k栅极介质/金属栅极MOSFET，其中位于该高k栅极介质/金属栅极叠层下方的沟道区具有约2μm或更小的长度。

概括地说，本发明提供一种半导体结构，其包含：

至少一个金属氧化物半导体场效晶体管(MOSFET)，其位于半导体衬底的表面上，所述至少一个MOSFET包含栅极叠层，所述栅极叠层从底部至顶部包括高k栅极介质和含金属栅极导体，所述含金属栅极导体具有栅极拐角，所述栅极拐角位于所述含金属栅极导体的基段处，其中所述含金属栅极导体具有垂直侧壁，除了在所述栅极拐角处之外所述垂直侧壁缺少所述高k栅极介质；

栅极介质，其横向邻接存在于所述栅极拐角处的所述高k栅极介质；以及

栅极间隔物，其横向邻接所述含金属栅极导体，且位于所述栅极介质及存在于所述栅极拐角处的所述高k栅极介质两者的上表面上。