[发明专利]当检测到传感器或频率源激活的频率改变时对处于低功率休眠模式中的电子装置的中断/唤醒

权利要求书

1.一种具有低功率休眠模式的电子装置，其包括：

能够被置于休眠模式中的电路；

能够被置于所述休眠模式中的输入-输出(I/O)，所述I/O耦合到所述电路；

休眠/唤醒逻辑，其用于控制何时所述电路和所述I/O处于所述休眠模式中或处于操作模式中；

频率微分器，其具有耦合到所述休眠/唤醒逻辑的输出，所述输出呈现代表所述频率微分器的输入处的频率的输出值；

频率可控振荡器，其耦合到所述频率微分器的所述输入；以及

外部传感器连接，其适于耦合到外部传感器且耦合到所述频率可控振荡器；

其中

所述频率可控振荡器在所述外部传感器未被激活时处于第一频率，且在所述外部传感器被激活时处于第二频率，且

所述频率微分器在接收到所述第一频率时产生第一输出值，且在接收到所述第二频率时产生第二输出值；借此

所述休眠/唤醒逻辑在所述频率微分器输出处于所述第一输出值时不将所述电路和所述I/O从所述休眠模式唤醒，且

所述休眠/唤醒逻辑在所述频率微分器输出处于所述第二输出值时将所述电路和所述I/O从所述休眠模式唤醒到所述操作模式。

2.根据权利要求1所述的电子装置，其中所述电路和I/O包括数字电路和数字I/O。

3.根据权利要求2所述的电子装置，其中所述电路和I/O进一步包括模拟电路和模拟I/O。

4.根据权利要求1所述的电子装置，其中所述第一频率大于所述第二频率。

5.根据权利要求1所述的电子装置，其中所述第一频率小于所述第二频率。

6.根据权利要求1所述的电子装置，其中所述第一输出值为逻辑零且所述第二输出值为逻辑一。

7.根据权利要求1所述的电子装置，其中所述第一输出值为逻辑一且所述第二输出值为逻辑零。

8.根据权利要求1所述的电子装置，其中所述外部传感器为在被激活时改变电容的电容性传感器。

9.根据权利要求1所述的电子装置，其中所述频率可控振荡器和所述频率微分器是所述电子装置的一直保持操作的低功率电路。

10.根据权利要求2所述的电子装置，其中所述数字电路中的一些数字电路包括数字处理器和存储器。

11.根据权利要求10所述的电子装置，其中所述数字处理器是选自由微处理器、微控制器、数字信号处理器和可编程逻辑阵列组成的群组。

12.根据权利要求10所述的电子装置，其中所述存储器是易失性存储器且选自由静态随机存取存储器(RAM)和动态RAM组成的群组。

13.根据权利要求10所述的电子装置，其中所述存储器是非易失性存储器且选自由只读存储器(ROM)、快闪存储器和电可擦除可编程只读存储器(EEPROM)组成的群组。

14.根据权利要求1所述的电子装置，其中所述电路、所述I/O、所述休眠/唤醒逻辑、所述频率微分器和所述频率可控振荡器制造于至少一个集成电路裸片上。

15.根据权利要求14所述的电子装置，其中所述至少一个集成电路裸片封装在集成电路封装中，其中所述外部传感器连接位于所述集成电路封装上。

16.根据权利要求1所述的电子装置，其中所述频率微分器包括：

频率参考；以及

数字比较器，其具有耦合到所述频率参考的第一输入和耦合到所述频率可控振荡器的第二输入，所述数字比较器的输出是所述频率微分器输出且产生所述第一和第二输出值。

17.根据权利要求1所述的电子装置，其中所述频率微分器包括：

频率参考；

多路复用器，其具有耦合到所述频率参考的第一输入和耦合到所述频率可控振荡器的第二输入；以及

数字定标器，其具有耦合到所述多路复用器的输入，所述数字定标器的输出是所述频率微分器输出且产生所述第一和第二输出值。