[发明专利]可重构电路、复位方法及结构信息生成装置

说明书

发明领域

本发明涉及一种可重构电路，特别涉及对在可重构电路内保持运算结果的寄存器的复位进行控制的技术。

背景技术

近年来，将以往由多个LSI实现的系统集中于1个芯片上的被称为SoC(System on A Chip：芯片上系统)的LSI  开发出许多。

就SoC而言，虽然将多个功能安装于一个LSI上，但是如果要搭载所需的全部功能，则电路面积将增大。另外，根据用途情况的不同来使用的功能组合被固定，如果在LSI上有停止中的块，则存在安装面积效率不高这样的问题。为了解决上述问题，已开发出一种具有硬件上的灵活性的可重构电路。

在可重构电路中，虽然在各重构单元内部的寄存器中保持着作为运算结果的中间数据，但是因为在结构变更时寄存器被初始化，所以在结构变更后无法重新利用前面的运算结果。

专利文献1公示出下述发明，该发明为，在重构单元的外部设置数据缓存部，通过使运算结果保存在数据缓存部中，在结构变更后仍可以重新利用前面的运算结果。

具体而言，专利文献1公示出一种在以块单位处理图像的情况下，可以使数据缓存部保存多个块的中间数据，有效执行图像处理的发明。

专利文献1：日本特开2001-202236号公报

但是，专利文献1的技术因为数据保存所需的数据缓存部是必须的，所以发生成本高的问题。

再者，专利文献1的技术虽然认为在象图像处理那样对多个块数据执行相同的处理时是有效的，但是如果在使用小规模的重构单元在短时间内反复进行重构的处理中使用，则存在因数据保存及数据恢复而产生的开销(overhead)增大，使处理性能下降这样的问题。

发明内容

本发明是鉴于上述的问题而做出的，其目的为，提供一种不设置数据缓存部，将在前面的可重构电路中处理过的中间数据在下面的电路中仍可以使用的可重构电路、可重构电路的复位方法以及生成在可重构电路中使用的结构信息的结构信息生成装置。

为了达到上述目的，作为本发明一个实施方式的可重构电路，包括多个重构单元，对各重构单元中包含的运算处理部的结构进行变更，其特征为，上述各重构单元具备：运算存储部，保持由上述运算处理部得到的运算结果；标志保持部，保持着表示上述运算存储部是否需要复位的复位标志；以及复位控制部，在上述运算处理部的结构变更时，使用上述标志保持部中所保持的复位标志，控制上述运算存储部的复位。

发明效果

由于具有上述结构，因而不需要以往所必需的中间数据保存用缓冲存储器，就可以在下面的电路中利用在前面的电路中所生成的运算结果。

另外，由于具有上述结构，因而可以在可重构电路中包含的每一重构单元内，按照运算内容，有选择地将运算存储部复位，因此可以实现符合用途情况的高效处理。

附图说明

图1是表示可重构电路1结构的附图。

图2是在功能上表示重构单元11结构的附图。

图3是在功能上表示结构信息存储部102结构的附图。

图4是在功能上表示复位控制部104结构的附图。

图5是表示重构单元11动作的流程图。

图6(a)是说明重构单元11执行的处理的具体例所用的附图。图6(b)是表示输入重构单元11的结构信息120的数据结构的附图。

图7(a)是模式表示重构单元11结构的附图。图7(b)是说明复位控制具体例所用的附图。

图8是表示电路结构信息的生成处理的动作的流程图。

图9是表示在电路结构信息的生成处理中用来从用户受理复位标志设定的GUI图像的附图。

图10是在功能上表示本发明变形例所涉及的重构单元11a结构的附图。

图11是在功能上表示本发明变形例所涉及的复位控制部104a结构的附图。

图12是说明本发明变形例所涉及的复位控制所用的附图。

图13是说明本发明变形例所涉及的复位控制所用的附图。

图14是表示在Blu-ray记录器系统中使用本发明可重构电路时的例子的附图。

图15是表示本发明可重构电路应用例的附图。

符号说明

1     可重构电路

10    结构控制部

11    重构单元

11a   重构单元

12    重构单元

101   运算处理部

102   结构信息存储部

103   布线部

104   复位控制部

104a  复位控制部