[发明专利]多层结构及其制备工艺

说明书

技术领域

本发明涉及一种制备使得更容易集成电子、光电子和/或功率组件/ 功能性(functionality)的多层复合结构的工艺。

背景技术

在同一个平台上，制造用于集成MOS型电子组件(例如CMOS电 路)和III-V型电子、光电子和/或功率组件(例如晶体管或光源/探测器) 的结构依赖于下述二者在相同衬底上结合的能力：

允许制造MOS电子组件的高结晶质量的单晶硅层；和

用于制造III-V电子、光电子和/或功率组件的III-V材料(GaAs、InP 及其合金)。

为了找到制备这些层的满意的方法，研究团队已经实验了许多技术。

近几十年来，已研究了通过CVD(化学气相沉积)技术或MBE(分 子束外延)技术在硅上直接外延生长III-V材料(例如GaAs、InP、合金 等等)，然而，在结晶质量方面未能获得好的效果(突生位错、反相畴、 点缺陷等问题)。

根据另一已知技术，在不会显著损坏InP或者GaAs材料的单晶薄膜 的固有结晶质量的情况下，能够将这些膜物理地转移到硅衬底上，例如 在Jalaguier的下述文章中描述的那样：“Transfer of 3 in GaAs film on silicon substrate”，Electronics Letters，1998年2月19日，Vol.34，No.4， pp.408-409。该膜转移是使用公知的Smart-Cut^TM技术实现的，其实施例 尤其是描述在US 5 374 564文献中或者A.J.Auberton-Hervé等人的文章 中：标题为“Why can Smart-Cut change the future of microelectronics？” International Journal of High-Speed Electronics and Systems(高速电子和系 统的国际期刊)Vol.10，No.1，2000，pp.131-146。

此外，已证实能够将生长技术与膜转移技术相结合以在相同机械平 台上集成硅和III-V材料。

根据实施的第一方法，在不具有GaAs施主衬底的情况下，在200mm 直径的硅晶片上得到GaAs的一种方法在于：在单晶锗(Ge)衬底上生 长GaAs。由于在这两种材料之间晶格参数的失配非常小，所以在锗上生 长GaAs使得可以获得极高质量的薄膜。然而，由于这些大块衬底(bulk substrate)的成本和机械脆性，所以更有利的是将薄的锗膜(例如GaAs 和InP)转移到硅上然后执行GaAs的结晶生长。由此得到的GaAs与在 大块GaAs衬底上外延生长的GaAs具有相同的质量。

已在大直径上例证了GeOI结构(具有中间绝缘膜的硅上锗)，也就 是说直径多达200mm。到此为止，这是结合硅和GaAs的最直接的方法。

然而，对于本发明中期望的应用，即与硅和III-V材料有关的微电子、 光电子和/或功率功能的集成，这种结构不是最佳的。这是因为具有外延 生长的GaAs/Ge转移结构，很难在硅支撑衬底上制造CMOS组件，因为 首先需要局部暴露硅以便在它上面制备电路。除了在制备期间的特定热 量预算(thermal budget)的问题之外，布局技术使得电路与光学组件电 连接很棘手或者使得电路与光学组件无法电连接。

根据实施该技术的第二种方法，为了克服这些缺点，已经研制了具 有用于表面CMOS组件的硅有源层和在硅层下面的光学有源层的结构。

因此，文献US 6 645 829和US 6 677 655描述了包括掩埋的有源光 学层的结构的制备，例如：

[Si衬底/氧化物(SiO₂)/Ge层/Si层]

否则是

[Si衬底/氧化物(SiO₂)/Si层/Ge层/氧化物(SiO₂)/Si层]。

然而，在该类型的这种结构中，取决于用于生产这种硅层的制备方 法(外延或接合(bonding))，光学有源层常常与更好质量或更差质量 的硅层直接接触。

另外，文献US 2004/0252931提出了通过将包括电学有源层和光学 有源层的多层单片电子器件接合到另一层上来形成多层结构，该电学层 和光学层可以是转移到支撑衬底上的SOI层。

发明内容