[发明专利]室温运行的单电子器件及其制造方法

权利要求书

1.一种室温运行的单电子器件的制造方法，所述制造方法包括：

第一步骤：通过在硅衬底(12)上顺次堆叠绝缘层(11)和硅层(10)形成SOI衬底，刻蚀所述SOI衬底的所述硅层(10)，从而形成有源区(10a)；

第二步骤：在所述有源区(10a)的中心沟道部分上形成掩模(20)，将杂质离子注入到所述有源区(10a)的一部分中而形成源极区和漏极区；

第三步骤：在所述SOI衬底的整个顶表面上形成氧化硅膜(30)；

第四步骤：刻蚀所述有源区10a的所述沟道部分而形成硅化物沟槽(31)；

第五步骤：在所述SOI衬底的整个顶表面上沉积氧化物膜(40)；

第六步骤：在所述氧化物膜的整个顶表面上沉积金属膜(42)；

第七步骤：对所述金属膜(42)的一部分进行热处理以实现金属点的硅化，去除所述氧化硅膜(30)以及未硅化的所述金属膜(42)从而形成成串排列的硅化物量子点(41)；

第八步骤：在所述SOI衬底的整个顶表面上沉积栅极氧化物膜(50a和50b)；

第九步骤：刻蚀所述栅极氧化物膜(50a和50b)位于形成在所述有源区(10a)的两端的源极(13)和漏极(14)的顶部上的一部分从而形成每个接触孔，沉积金属膜以填充所述接触孔从而形成源极焊垫(60)和漏极焊垫(61)；以及

第十步骤：在所述硅化物沟槽(31)上形成抗蚀剂图案以形成栅极。

2.根据权利要求1所述的制造方法，其中所述有源区(10a)具有1nm到100nm的长度和10nm到15nm的宽度。

3.根据权利要求1所述的制造方法，其中所述有源区(10a)利用光刻、电子束光刻或者反应离子刻蚀形成。

4.根据权利要求1所述的制造方法，其中所述氧化硅膜(30)具有2nm到10nm的厚度。

5.根据权利要求1所述的制造方法，其中在所述第三步骤中，所述硅层(10)具有40nm到45nm的厚度和6nm到10nm的宽度。

6.根据权利要求1所述的制造方法，其中在所述第四步骤中，所述有源区(10a)的所述沟道部分利用反应离子刻蚀进行刻蚀，以具有2nm到10nm的厚度。

7.根据权利要求1所述的制造方法，其中在所述第五步骤中，所述氧化物膜(40)以这样的方式形成：放置在过氧化氢溶液中或者空气中而形成。

8.根据权利要求1所述的制造方法，其中在所述第六步骤中，所述金属膜(42)由钴制成。

9.根据权利要求1所述的制造方法，其中在所述第六步骤中，利用电子束蒸发器或者分子束外延装置沉积所述金属膜(42)，使得所述金属膜(42)的厚度在0.1nm到1nm的范围内。

10.根据权利要求1所述的制造方法，其中在所述第七步骤中，所述金属膜(42)通过电子束光刻工艺被热处理从而形成所述硅化物量子点(41)。

11.根据权利要求1所述的制造方法，其中所述氧化硅膜(30)通过利用缓冲氧化物刻蚀剂被去除，未硅化的所述金属膜(42)通过利用硫酸和过氧化氢溶液的混合溶液被去除。

12.根据权利要求11所述的制造方法，其中所述硅化物量子点(41)中每个具有2nm到10nm的直径，所述硅化物量子点的数目为1到50。

13.根据权利要求1所述的制造方法，其中在所述第八步骤中，所述栅极氧化物膜通过化学气相沉积形成为具有30nm到50nm的厚度。

14.根据权利要求1所述的制造方法，其中在所述第八步骤中，所述栅极氧化物膜具有100nm到300nm的厚度，并且所述栅极氧化物膜利用化学气相沉积在所述硅化物沟槽(31)上形成为具有30nm到50nm的厚度。

15.根据权利要求2所述的制造方法，其中在所述第十步骤中，所述栅极是控制栅极(62)或者“T”形栅极(63)。

16.根据权利要求1所述的制造方法，其中所述栅极具有100nm到500nm的厚度。