[实用新型]开机重置电路及使用其的电子设备

说明书

技术领域

本实用新型涉及一种消费型电子设备，尤其涉及一种开机重置电路及使用其的电子设备。

背景技术

目前，各式电子产品内部芯片，例如：中央处理器(Central Processing Unit，CPU)、快闪(Flash)及专用集成电路(Application Specific Integrated Circuit，ASIC)等，在其上电时需要重置信号自动重置。在大多设计中，通常使用一颗特定的重置芯片以提供可靠的重置信号，或使用微控制器，如：CPU、微控制器单元(Micro-Controller Unit，MCU)、可编程逻辑装置(Complex Programmable Logic Device，CPLD)及现场可编程门数组(Field-Programmable Gate Array，FPGA)等，以程序计数或计时的方式于开机特定时间后输出重置信号。

图1所示是一种现有的开机重置电路，用于在电路上电后产生重置信号给CPU 120、Flash 121及ASIC 122，其包括直流电源10及重置芯片11。其中，直流电源10输出直流信号给重置芯片11，经重置芯片11处理后产生重置信号重置CPU 120、Flash 121及ASIC 122。

图2所示是另一种现有的开机重置电路，同样用于在电路上电后产生重置信号给CPU220、Flash 221及ASIC 222，其包括直流电源20及微控制器21。其中，直流电源20输出直流信号给微控制器21，由微控制器21经处理后产生重置信号重置CPU 220、Flash 221及ASIC222。

现有的开机重置电路中，需要特定的重置芯片或微控制器来提供重置信号。但是这两种方式都需要额外添加一颗芯片来完成重置信号的产生，重置芯片的参数都由芯片厂商初始设定，在后续的使用中较难调整，电路灵活性较差，而且成本较高。

实用新型内容

有鉴于此，需提供一种开机重置电路，可灵活调整重置参数，且具有较低的成本。

一种开机重置电路，与外部直流电源相连，用于从直流电源接收电源信号并产生重置信号，开机重置电路包括延时电路、整形电路及逻辑运算电路。其中，延时电路包括第一延时单元，用于将接收到的电源信号进行延时，并输出第一延时信号；第二延时单元，用于将接收到的电源信号进行延时，并输出第二延时信号。整形电路与延时电路相连，包括第一整形单元，与第一延时单元相连，用于将第一延时信号进行整形，并输出第一整形信号；第二整形单元，与第二延时单元相连，用于将第二延时信号进行整形，并输出第二整形信号。逻辑运算电路与整形电路相连，用于根据第一整形信号及第二整形信号进行逻辑运算，并输出重置信号。

本实用新型中，开机重置电路利用两路的延时电路、两路的整形电路及逻辑运算电路来产生重置信号重置芯片组，各电路的参数可调，元件可按需要进行搭配，提高了电路的灵活性，且降低成本。

附图说明

图1为一种现有的开机重置电路的模块图。

图2为另一种现有的开机重置电路的模块图。

图3为本实用新型一实施方式中开机重置电路的模块图。

图4为本实用新型图3的具体电路图。

图5为本实用新型图4的信号波形图。

具体实施方式

图3所示是本实用新型一实施方式的电子设备2的模块图。电子设备2包括开机重置电路3以及芯片组34。其中，开机重置电路3与外部直流电源30相连，用于接收电源信号并产生重置信号至芯片组34，其包括延时电路31、整形电路32及逻辑运算电路33。本实施方式中，延时电路31包括第一延时单元311以及第二延时单元312，整形电路32包括第一整形单元321以及第二整形单元322，芯片组34包括但不限于CPU 341、Flash 342以及ASIC 343等芯片。

第一延时单元311与第二延时单元312并连至直流电源30，第一延时单元311用于将接收到的电源信号进行延时，并输出第一延时信号。同样，第二延时单元312用于将接收到的电源信号进行延时，并输出第二延时信号。

第一整形单元321与第一延时单元311相连，用于将第一延时信号进行整形，并输出第一整形信号。第二整形单元322与第二延时单元321相连，用于将第二延时信号进行整形，并输出第二整形信号。

逻辑运算电路33与整形电路32相连，即，同时连接于第一整形单元321与第二整形单元322，用于根据第一整形信号及第二整形信号进行逻辑运算，并输出重置信号至芯片组34。