[实用新型]一种数字音频功率放大器及音频处理设备

说明书

技术领域

本实用新型属于音频功放领域，尤其涉及一种数字音频功率放大器及音频处理设备。

背景技术

现阶段主要的音频功率放大过程为数字音源先经过模数转换(D/A转换)，再经过A类、AB类或D类模拟输入功率放大器进行放大后输出给喇叭单元播放。其音频信号实质上经历了两个主要过程，而在每一过程中都难免存在音质的损失。另外，相对于数字信号的抗干扰能力，模拟信号的抗干扰能力差，所以对模拟信号的处理过程容易引入外界噪声，造成失真。

综上所述，现有音频功率放大器抗干扰能力差、失真大。

实用新型内容

本实用新型的目的在于提供一种数字音频功率放大器，旨在解决现有音频功率放大器抗干扰能力差、失真大的问题。

本实用新型是这样实现的，一种数字音频功率放大器，所述数字音频功率放大器包括顺序连接音频接口模块、过采样模块、调制器、数字功率放大器、低通滤波器，所述数字音频功率放大器还包括根据接收到的配置信息配置所述数字音频功率放大器内部相应模块参数的控制接口模块、为所述过采样模块提供时钟信号的时钟分频模块；

所述音频接口模块将接收到的字长为16-24比特的音频数据分离为左、右声道音频数据；

所述过采样模块将所述音频接口模块输出的音频数据按照所述调制器确定的采样频率进行过采样插零处理；

所述调制器将过采样插零处理后的音频数据调制为脉宽调制信号。

本实用新型的另一目的在于提供一种音频处理设备，所述音频处理模块包括上述的数字音频功率放大器。

在本实用新型中，通过直接对数字信号进行放大处理，实现了一种数字音频功率放大器，缩短了信号的处理通道，抗干扰能力强、失真小、功率大、效率高、节省资源。

附图说明

图1是本实用新型实施例提供的数字音频功率放大器的结构图；

图2是本实用新型实施例提供的半带型滤波器的电路结构示意图；

图3是本实用新型实施例提供的升频梳状积分滤波单元的电路结构示意图；

图4是本实用新型实施例提供的四阶sigma_delta/_∑-Δ调制器的电路结构示意图；

图5是本实用新型实施例提供的H桥驱动级的电路结构示意图；

图6是本实用新型实施例提供的H桥功率级的电路结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例通过直接对数字信号进行放大处理。

图1示出了本实用新型实施例提供的数字音频功率放大器的结构，为了便于描述，仅示出了与本实用新型相关的部分。

数字音频功率放大器包括音频接口模块101、时钟分频模块102、控制接口模块103、过采样模块104、调制器105、数字功率放大器106和低通滤波器107，音频接口模块101、过采样模块104、调制器105、数字功率放大器106和低通滤波器107顺序连接，控制接口模块103根据接收到的配置信息配置数字音频功率放大器内部相应模块参数，时钟分频模块102为过采样模块104提供时钟信号。其中：

音频接口模块101将接收到的音频数据分离为左、右声道音频数据。音频接口模块101兼容左对齐(Left-Justified，LJ)、右对齐(Right-Justified，RJ)、I2S(Inter-Ic Sound)等音频数据格式，同时兼容字长为16-24比特(bit)内各种量化位数的音频数据，例如16bit、18bit、20bit、24bit等。音频数据通过串行数据输入管脚(SDIN)输入音频接口模块101；左/右声道时钟接音频接口模块101的左/右声道时钟(LRCLK)管脚，决定目前哪个声道的音频数据通过SDIN管脚输入数据；系统时钟接音频接口模块101的系统时钟(MCLK)管脚。

过采样模块104将音频接口模块101输出的音频数据按照调制器105确定的采样频率进行过采样插零处理。

调制器105将过采样插零处理后的音频数据调制为脉宽调制(Pulse WidthModulation，PWM)信号。过采样插零处理后音频数据的采样频率越高则调制后PWM信号的数据流越大，PWM信号中将包含更多的有效音频信息。