[实用新型]HPI总线时序电路

说明书

技术领域

本实用新型涉及一种基于ARM访问TI公司DSP的HPI接口的电路。

背景技术

HPI(Host-Post Interface)接口是DSP与主机相连接的一个并行通信口，是构建主从式系统，实现主机与从机通信的重要接口。主机通过HPI可以访问DSP内全部的存储空间及地址空间映射的外设，进而控制DSP，实现数据交换。TI公司的TMS320C2000、TMS320C5000、TMS320C6000等系列DSP都具有HPI接口，不同的是，但DSP的HPI接口有8位、16位、32位之分。当它与嵌入式系统中的ARM处理器(如ARM7或者ARM9)连接时，利用ARM核内部有一个将8位或16位数据组合成32位宽的机制，可以一次性的读取32位的数据，由于DSP的HPI接口的确定(如8位、16位)，使总线的吞吐能力较小。

实用新型内容

本实用新型的目的在于提供一种HPI总线时序电路，该电路能将TI DSP的8位或者16位宽HPI接口，作为32位宽HPI接口来操作，提高总线的吞吐能力。

本实用新型提供的HPI总线时序电路包括ARM主机处理器的CS信号引脚、低位地址线引脚，DSP数字处理器的HCS引脚，其特征在于ARM主机处理器与DSP数字处理器之间增加了一个电路，该电路含有一个RC延时电路、一个反相器、上升电平提取电路，所述RC电路与反相器连接，所述上升电平提取电路有三个输入端，其中一个与所述低位地址线引脚连接，一个与反相器连接，一个与所述CS信号引脚连接，上升电平提取电路的输出端与所述HCS引脚连接；所述上升电平提取电路由一个与门和一个或门串联而成或者所述上升电平提取电路由两个与非门和一个非门组成，上升电平提取电路通过其非门与所述CS信号引脚连接，通过其末端的与非门输出端与所述HCS引脚连接。

本实用新型充分利用了ARM内部有一个将8位或16位数据组合成32位宽的机制，可以一次性的读取32位数据的这一特性，修改了HPI接口的信号特性，可以硬件上实现数据的组合，无论是8位或者16位宽HPI接口，都可以抽象成32位宽HPI接口来操作，提高了总线的吞吐能力，可以省去软件上的数据高低位重组的操作。

附图说明

图1是本实用新型实施方式一的电路图。

图2是本实用新型用于16位宽HPI接口的通讯电路图。

图3是16位接口的HPI读时序。

图4是LPC2220访问外部存储器的时序图。

图5是本实用新型用于16位宽HPI接口HCS信号的编码时序图。

图6是本实用新型用于8位宽HPI接口的通讯电路图。

图7是本实用新型实施方式二的电路图。

具体实施方式

实施方式一：参见图1-图5，这是本实用新型用于16位宽HPI接口的实例。

从图1和图2可以看出本实用新型HPI总线时序电路包括ARM主机处理器的CS信号引脚、低位地址线引脚A1，DSP数字处理器的HCS引脚，在ARM主机处理器与DSP数字处理器之间增加了一个电路，该电路含有一个RC延时电路、一个反相器7404、上升电平提取电路，其中上升电平提取电路由一个与门7408和一个或门7432串联而成，低位地址线引脚A1与RC延时电路中的电阻R连接，同时跟与门7408的一个输入端连接，与门7408的另一输入端与所述反相器连接，与门7408的输出端与或门7432的一个输入端连接，或门7432的另一输入端与所述ARM主机处理器的CS信号引脚连接，或门7432的输出端作为上升电平提取电路的输出端与所述DSP数字处理器的HCS引脚连接。