[实用新型]集成电路

说明书

技术领域

本实用新型涉及集成电路(IC)的设计和布图，尤指一种集成电路。

背景技术

在图1中，通过例子图示了由一个内核电路和输入/输出(I/O)端构成的传统IC的例子。内核电路典型地包括几个功能块。例如，在多输出电源管理集成电路(PMIC)中，内核电路包括几个线性调节器，各种开关式DC-DC(直流—直流)转换器，系统控制和排序电路，监管电路等。典型地，如在图2中通过例子示出的，内核电路中的每个功能块具有连线到键合(bond)焊盘的端子，这些键合焊盘位于IC的周边，通过引线键合连接到封装脚。另一种方式，可以使用芯片尺寸封装(Chip-Scale Packaging，CSP)，使用顶部金属重新分配层(RDL)重新布置I/O端子的位置，并且焊料凸块或焊料球设置在重新分配的I/O焊盘上，这样集成电路能够翻转过来，安装在芯片载体叠层基板上。该封装工艺通常称为“倒装芯片”技术。

特别地，图1示出了由内核电路101和I/O端子105构成的传统集成电路的一个例子。图2示出了具有键合引线205的集成电路，键合引线205将集成电路的键合焊盘连接到封装引脚210，该封装脚按照现有技术焊接至传统的印刷电路板(未示出)。内核电路101典型地由几个功能块115组成。例如(不限于)，在多输出PMIC中，内核电路可包括几个线性调节器，各种开关式DC-DC转换器，系统控制和排序电路，监管电路等。典型地，如在图2中通过例子示出的，在内核电路101中的每个功能块115具有连线到键合焊盘120的端子，键合焊盘120位于集成电路周边，通过引线键合205连接到封装脚210。该种封装方式会产生与内部布线相关的有害寄生现象，这些内部布线是指从内核电路101中的功能块115到I/O端子105以及从I/O端子105通过引线键合205和封装引线210到PCB的布线。

不幸地是，在传统的引线键合型封装中，现有技术会产生与从内核中的功能块到I/O焊盘的内部集成电路互连相关的有害寄生电阻，寄生电容，和寄生电感(寄生现象)问题，以及与引线键合和封装脚相关的有害寄生现象问题。此外，在有引线键合和封装脚的封装中组装集成电路不必要地浪费了空间，这在一些空间有限的应用中是个严重的问题。在倒装芯片CSP的情况下，现有技术也会产生重分配层(RDL)布线寄生现象的问题。

此外，现有技术方法缺少易于重新配置或重新安排以创造新产品或衍生产品的能力。例如，增加新功能块将需要集成电路的全部重新布图，以便将附加电路纳入其中。相反，通过将电路保留在集成电路中并且禁止其工作，或删除该电路，实现功能块的去除。在前面一种情况下，裸片(die)尺寸和成本不是最优的，而后一种情况下，集成电路重新布图需要额外的研究和开发时间和资源，这非常昂贵。在两种情况下，增加或去掉电路对现存产品进行改进或创建新产品，增加了风险和成本。

鉴于以上所述，需要一种用于开发高度集成的PMIC的改进方法，其减少不需要的IC到PCB(印刷线路板)的寄生现象，降低开发风险，并且与先前方案相比允许更短的集成电路和系统开发时间。

实用新型内容

本实用新型所要解决的技术问题是提供一种集成电路，可以减少不需要的IC到PCB(印刷线路板)的寄生现象，降低开发风险，并且与先前方案相比允许更短的集成电路和系统开发时间。

为了解决以上技术问题，本实用新型提供了如下技术方案：

本实用新型提供了一种集成电路(IC)和其制造方法。该IC构造方法包括步骤：指定多个适合于特定最终应用的需要的拼片(tile)模块，每个模块拼片被配置成执行预定功能并且进一步构造使其有大约相同的长度和宽度尺寸。使用拼片模块按照标准IC制造工艺来规范和形成IC，该标准IC制造工艺还可包括将I/O端子和/或键合焊盘嵌入模块拼片的上层的步骤。在该优选实施例中，IC的物理功能电路布图不包括布线的步骤。功能还包括：配置模块拼片使其具有可编程性能参数，并且基于可编程参数来配置模块拼片相互间有利地协作。

在可选实施例中，可进一步包括下列步骤的任何组合：配置至少一个模块拼片使其至少具有一个可编程性能参数，所述可编程性至少在形成IC之后是起作用的；基于可编程参数来配置多个模块拼片，使其彼此间有利地协作，所述可编程性至少在IC形成之后是起作用的，并且是可操作的，以将所述多个协作模块拼片重新配置成所需的协作配置。

还可以提供实现任何前述功能的步骤。