[实用新型]防护静电放电与电磁干扰的布局结构

说明书

技术领域

本实用新型是关于一种防护静电放电(Electrostatic Discharge，ESD)与电磁干扰(Electromagnetic Interference，EMI)的布局结构(layout)，特别是一种利用环形线路来提升印刷电路板(Printed Circuit Board，PCB)静电防护能力的静电放电防护装置。

背景技术

随着现今科技进步速度越来越快，而速度越快表示频率越高，使得各种高频电子产品的功能需求也愈来愈强大，可达成高频功能的电子元件需求数也愈来愈多，而高频电子元件所产生的电磁波，会对人类有影响，因此不得不防范。在使用中的印刷电路板上，高频电子元件会产生大量的电磁波，而电磁波在各板层之间通过电磁干扰影响邻近的印刷电路板产生感应电流，进而造成静电放电的现象。

在印刷电路板上，集成电路在受到静电放电时，放电回路的电阻都很小无法限制放电电流，瞬间的大电流会造成集成电路局部发热，使得电路板上的硅片管芯(Die bond)受到电子元件所产生的热量而熔化。另外，静电放电对集成电路的影响还包括内部金属连接线被烧断或受到破坏而钝化。由上述可知，静电放电会给电子产品带来致命的危害，不仅降低产品的的可靠性且增加了维护成本，所以一般在集成电路设计初期就会考虑静电放电的保护。

除此之外，为了解决此一问题，可以在印刷电路板的布局上多加注意，以增强产品的抗电磁干扰能力，使印刷电路板上的电子元件可以正常地工作。

实用新型内容

本实用新型的目的是提供一种防护静电放电与电磁干扰的布局结构，适用于一印刷电路板，利用在印刷电路板的板边周围加上环形线路的布局结构，以帮助印刷电路板内部元件的静电放电防护与防止电磁干扰。

本实用新型提供一种防护静电放电与电磁干扰的布局结构，适用于一印刷电路板。此布局结构包括：一电路布局区域以及一环形线路，上述电路布局区域包括至少一电子元件或一信号走线，而上述环形线路则围绕在电路布局区域的外围，形成一封闭回路。

如上所述的布局结构，其中此电路布局区域与环形线路可以是位于印刷电路板的一顶层、一底层或一信号走线层，且此环形线路具有线宽，邻近于此印刷电路板的边界。依据布局结构的不同，此环形线路包括多个转折处，其中此些转折处皆为圆弧形且转折角度皆为钝角。另外，此环形线路经由至少一导通孔(via)连接至接地面或一预设电压。

本实用新型的优点是：因在电路布局区域的外围增加抗静电的环形线路，借助板边周围的布局结构，吸收电子元件所产生的大量电磁波，以防止电磁波通过电磁干扰产生感应电流，在印刷电路板上引发静电放电现象而造成内部电子元件的损害。

附图说明

为让本实用新型的上述特征和优点能更明显易懂，下面将配合附图对本发明的较佳实施例作详细说明，其中：

图1是根据本实用新型一实施例的具防护静电放电与电磁干扰防护的多层结构的印刷电路板示意图。

图2A是图1多层结构的印刷电路板顶层的电路布局示意图。

图2B是图1多层结构的印刷电路板底层的电路布局示意图。

图2C是图1多层结构的印刷电路板信号走线层的电路布局示意图。

具体实施方式

图1为根据本实用新型一实施例的具有防护静电放电与电磁干扰的多层结构的印刷电路板示意图。此多层结构的印刷电路板100包含顶层101、底层102及在顶层101与底层102之间的信号走线层103。

图2A为图1多层结构的印刷电路板100顶层101表面的电路布局结构示意图。印刷电路板100顶层101的表面预先设置有电路布局区域104，包括至少一电子元件或一信号走线，其中具有防护静电放电与电磁干扰的环形线路105位于电路布局区域104内，且靠近印刷电路板100边界211，可环绕此电路布局区域104外围，形成一环形线路105。在本实施例中，环形线路105设置位置邻近于印刷电路板100的边界211(例如距离板边20密耳(mil))，其环形线路105的线宽(例如30密耳)与其布局结构可依照印刷电路板100的大小或其预留的面积而定，在本实施例中并不限定。