[实用新型]一种脉冲多普勒雷达信号处理器

权利要求书

1、一种脉冲多普勒雷达信号处理器，其特征在于，所述雷达信号处理器包括：

数据预处理模块，基于现场可编程门阵列板，用于将所接收到数据进行预处理和/或缓存以供数据处理模块读取，接收和/或转发控制参数，并根据所述控制参数生成同步时序；

数据处理模块，包括多个数字信号处理器，用于读取所述数据预处理模块预处理和/或缓存的数据，并对所述读取的数据进行脉冲压缩处理以供数据存储器单元存储；

数据存储单元，用于存储所述经过脉冲压缩处理后的数据。

2、根据权利要求1所述的雷达信号处理器，其特征在于，所述数据预处理模块包括：

数据接收子模块，用于接收数据，所述数据包括串行基带数据、天线角度数据和控制参数；

数据缓存子模块，用于缓存所述数据；

相参累积子模块，用于对所述数据缓存子模块所缓存的串行基带数据进行相参累积；

时域平均子模块，用于对所述经过相参累积后的串行基带数据进行时域平均，并将所述时域平均数据缓存至所述数据缓存子模块；

命令子模块，用于根据所述数据缓存子模块所缓存的控制参数下达命令，所述命令包括天线命令和定时命令；和/或

信号定时器，用于根据所接收的定时命令生成同步时序。

3、根据权利要求2所述的雷达信号处理器，其特征在于，所述数据预处理模块进一步包括：

变换运算子模块，用于对存储在所述数据缓存子模块的需要进行脉冲压缩处理的数据进行快速傅氏变换运算；

脉冲压缩系数生成子模块，用于根据所述经过快速傅氏变换运算后的数据计算出脉冲压缩系数，并将所述脉冲压缩系数缓存至所述数据缓存子模块；和/或

第一中断子模块，用于在所述数据缓存子模块缓存完一帧所述数据后中断所述数据处理模块以所述数据处理模块读取所述数据缓存子模块缓存的所述数据。

4、根据权利要求2所述的雷达信号处理器，其特征在于，所述数字信号处理器包括：

预处理读取子模块，用于读取所述数据预处理模块预处理和/或缓存的数据；

脉冲压缩子模块，用于对所述预处理读取子模块读取的数据进行脉冲压缩；

旁瓣抑制子模块，用于对所述经过脉冲压缩的数据进行加权抑制，并将其发送至所述数据存储单元进行存储。

5、根据权利要求4所述的雷达信号处理器，其特征在于，所述雷达信号处理器进一步包括：

总线接口模块，用于连接所述雷达信号处理器和一终端设备，该终端设备通过该总线接口模块下发所述控制参数至所述雷达信号处理器，并且通过该总线接口模块接收所述数据存储单元存储的数据；和/或，

外部接口模块，用于对外部输入或所述数据预处理模块输出的串行基带数据进行接口电平转换。

6、根据权利要求5所述的雷达信号处理器，其特征在于，所述数字信号处理器进一步包括：

第二中断子模块，用于在所述数据存储单元缓存一帧数据后中断所述总线接口模块以所述终端设备在所述总线接口模块中断后接收所述数据存储单元存储的数据。

7、根据权利要求1所述的雷达信号处理器，其特征在于，所述数据处理模块采用频域处理方式来对所述读取的数据进行脉冲压缩处理。

8、根据权利要求1所述的雷达信号处理器，其特征在于，所述数据处理模块还进一步包括有多个链路端扩展接口，以连接所述多个数字信号处理器。

9、根据权利要求1～8任意一项所述的雷达信号处理器，其特征在于，所述现场可编程门阵列板包括STRATIX II EP2S30芯片板。

10、根据权利要求9所述的雷达信号处理器，其特征在于，所述数字信号处理器包括TIGER SHARC TS101芯片板。