[实用新型]符合I2C协议的I/O电路

说明书

技术领域

本发明涉及一种符合I2C协议的I/O电路。

背景技术

为了适应I2C协议中Fast-mode和Hs-mode的需求，一般电路中均采用了active pull-up模块，用来缩短总线信号(BUS signal)的rising/falling time。

由图1可见：其中P4和P1内自然生成的二极管(diode)共同对悬空浮接的N-WELL(floating n-well)的电压幅值进行偏置，N1，N2，N3为级联的耐高压结构(如果芯片外VDDA大于片内的VDD)，其他电路在参考文献：[1]M.Pelgromand E.Dijkmans，“A 3/5V compatible I/O buffer”，IEEE J.Solid-StatCircuits，Vol.30，pp.823-825，July 1995以及[2]Ming-Dou，Ker，“Design of 2.5v/5vmixed-voltage CMO S I/O buffer with only thin oxide device and dynamic n-wellbias circuit”.Circuit and system中均有详细简述。

为了适应I2C协议中Fast-mode和Hs-mode的需求，一般电路中均采用了active pull-up模块，用来缩短总线信号(BUS signal)的rising/falling time。

P1即为active pull-up模块核心，这是一个驱动能力较大的PMOS，在总线信号由低电平升到高电平的过程中，对负载电容Cb提供额外的充电电流，以弥补上拉电阻Rpull-up的不足。但正是由于P1的驱动能力较强，所以在某些时刻需要彻底关断P1，例如I/O在“从模式”(slave mode)作为接收模块(receiver)的时刻，还例如I/O在“主模式”(master mode)作为发送模块(transmitter)时，已经将总线信号升至高电平的时刻，如果不能彻底关断P1，会产生Leakagecurrent。

为了使P1在需要的时刻关断或者打开，可以对P1的Vgs进行控制，由于P1的source一般均接在固定电位，所以可以控制P1的gate电位。

图1中由两路控制P1的gate电位，一路是由P0控制，另一路是由P3，N4，N5控制，具体原理可参考[2]。这种控制方式虽然可以在“从模式”(slave mode)作为接收模块(receiver)的时刻彻底关断P1，但是在“主模式”(master mode)作为发送模块(transmitter)时，已经将总线信号升至高电平的时刻却不能关断P1，必然将导致Leakage current的产生。

不仅图1中的结构有这样的问题，其他一些类似的专利，例如美国专利号6,060,906，也有这样的问题。造成这样问题的主要原因是此时P1的gate电压为低电平“0”。

发明内容

本发明需要解决的技术问题是提供了一种符合I2C协议的I/O电路，旨在解决上述的问题。

为了解决上述技术问题，本发明是通过以下技术方案实现的：

本发明包括：PAD信号、第零PMOS管、第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一斯密特触发器；还包括：一个第十一NMOS管、第二斯密特触发器；所述的第十一NMOS管的漏极接PAD信号、第十一NMOS管的源极接第二斯密特触发器的输入端，第二斯密特触发器的输出端与OEN、Dout信号相接；第十一NMOS管的栅极接固定的电压；

与现有技术相比，本发明的有益效果是：使得active pull-up的开启和关断时刻能够自适应得调节，既避免了active pull-up模块在不需要工作的时刻仍然工作(这会浪费电流，增加功耗)，又能够使active pull-up模块能够将总线信号的电压幅值提升至最高值时才关断(能大大降低了总线信号的rising/fallingtime，适合Hs-mode较高的传输速率以及负载较大的情况)。

附图说明

图1是现有技术中符合I2C协议的I/O电路；

图2是本发明的电路图；

图3是采用现有技术电路的BUS负载变化时脉冲控制信号的变化曲线图；

图4是采用本发明的BUS负载变化时脉冲控制信号的变化曲线图；

具体实施方式