[实用新型]微小型半导体二极管、三极管封装结构

说明书

技术领域

本实用新型涉及半导体器件的封装技术领域，特别涉及一种微小型半导体二极管、三极管封装结构。

背景技术

目前现有半导体器件典型封装结构需要引线框、金属丝(Wire)、环氧树脂等材料以及封装模具、金属丝键合压焊机、压注设备等，工艺流程需经过芯片粘结、金属丝键合(Wire Bonding)、环氧树脂压注成型、切割(Cutting)等工序。

随着电子产品向小型化方向发展，要求半导体电子元器件的外形做得更小更薄。SOD(Small Outline Diode)是一种小型稳压二极管设计，它的尺寸可以做到1.0×0.6×0.43mm，但是由于其外形包含两个鸥翼状的外凸引线，因此相对封装空间较小。QFN(Quad Flat No lead)是一种方形扁平无引脚半导体封装器件，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周设有实现电气连接的导电焊盘。DFN(Dual Flat No lead)是一种矩形扁平无引脚半导体封装器件，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装对边设有实现电气连接的导电焊盘。由于QFN和DFN封装不像传统的SOD封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。但是由于技术原因，目前QFN和DFN的封装尺寸最小只能做到2×2×0.6mm。如果进一步缩小封装尺寸，第一会造成引线框与环氧树脂的接触面过小，影响封装的牢固性；第二会增加引线框加工和环氧树脂注入的难度；第三会提高引线键合时，对金属线弧高的要求。

上述问题限制了半导体电子元器件进一步小型化。因此，如何解决这一技术难题便成为本领域技术人员努力的方向。

发明内容

本实用新型提供一种微小型半导体二极管、三极管封装结构，其目的在于解决二极管、三极管封装结构进一步小型化时，遇到的半导体器件稳定性和可靠性下降的问题。

为达到上述目的，本实用新型采用的第一技术方案是：一种微小型半导体二极管封装结构，由引线框、金属连线、芯片和环氧树脂组成，引线框由分离设置的一个主引脚台和一个副引脚台构成，芯片定位在主引脚台上，芯片上具有两个电极端，其中，第一电极端与主引脚台电连接，第二电极端通过金属连线与副引脚台电连接，环氧树脂包裹主引脚台、副引脚台、金属连线及芯片，其中，主引脚台和副引脚台的底面在环氧树脂包裹体底部裸露，主引脚台和副引脚台的侧部均凸设有连筋，该连筋嵌在环氧树脂包裹体中。

为达到上述目的，本实用新型采用的第二技术方案是：一种微小型半导体三极管封装结构，由引线框、金属连线、芯片和环氧树脂组成，引线框由分离设置的一个主引脚台和两个副引脚台构成，芯片定位在主引脚台上，芯片上具有三个电极端，其中，第一电极端与主引脚台电连接，第二和第三电极端分别通过金属连线与两个副引脚台电连接，环氧树脂包裹主引脚台、副引脚台、金属连线及芯片，其中，主引脚台和副引脚台的底面在环氧树脂包裹体底部裸露，主引脚台和副引脚台的侧部均凸设有连筋，该连筋嵌在环氧树脂包裹体中。

上述技术方案中的有关内容解释如下：

1、上述方案中，所述“芯片”是指未封装的半导体晶片(晶粒)。所述“金属连线”是指半导体封装中连接芯片与引线框之间的导线(比如，金线)。所述“主引脚台”是指引线框中既用于安置半导体晶片，又作为电极引脚的部分，数量为一个。所述“副引脚台”是指引线框中仅作为电极引脚的部分，数量可以为一个或多个，并由半导体器件引脚数量而定(比如，二极管的引线框中设有一个主引脚台和一个副引脚台构成；三极管的引线框中设有一个主引脚台和两个副引脚台，以此类推)。

2、上述方案中，所述主引脚台的台面有一侧向延伸的悬臂，悬臂的底面与主引脚台的底面之间的高度大于或等于65微米。

3、上述方案中，所述“与主引脚台电连接”的方式主要有焊接和导电胶粘连两种，其中导电胶具有粘合性和导电性(比如，银胶)。

4、上述方案中，所述“与副引脚台电连接”具体是指金属连线与设置在副引线台上的金球键合连接。

5、上述方案中，所述连筋为一可增大引线框与环氧树脂的接触面积的几何体(比如，棱柱)，使之粘合更稳定，并以此提高半导体器件的可靠性。

本实用新型工作原理是：在主引脚台和副引脚台的侧部，即引线框周向上凸设多个连筋，并通过连筋增大引线框整体与环氧树脂的接触面积；同时，降低主引脚台的台面悬臂底面与主引脚台的底面之间的高度，从而给整体的封装结构提供了缩小空间。