[实用新型]可调式放电保护组件无效
申请号: | 200820000612.0 | 申请日: | 2008-01-09 |
公开(公告)号: | CN201160195Y | 公开(公告)日: | 2008-12-03 |
发明(设计)人: | 巫宜燐;苏圣富 | 申请(专利权)人: | 佳邦科技股份有限公司 |
主分类号: | H01T4/12 | 分类号: | H01T4/12;H01T4/02 |
代理公司: | 北京维澳专利代理有限公司 | 代理人: | 张应;吴兰柱 |
地址: | 中国台湾新竹科学*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 调式 放电 保护 组件 | ||
技术领域
本实用新型涉及一种放电保护组件,特别是涉及一种直接在基板表面形成可供填充入介质材料的沟槽,沟槽两侧形成有相互分离的电极,以此经由调整沟槽的宽度与深度,控制介质材料的厚度与体积,进而控制组件放电的保护组件。
背景技术
目前电子产品莫不朝向轻、薄、短、小的特性发展,为使产品更趋迷你化,各业者无不积极研发产品的相关被动组件。
现有有关对静电放电保护设计的基本架构,系如第1图所示,第1图主要显示在一印刷电路基板10上,于欲设置静电放电保护机构的线路1a上制作一尖形放电电极12a,同时通过一个间隙13的形成,再将另一个尖形放电电极12b接地(Ground)。然而,由于间隙13的宽度尺寸的制作,受限于静电放电制程能力的限制,对于要将此间隙的宽度尺寸作得很小,有相当的困难,当间隙13无法做到很小时,相对于间隙宽度尺寸的崩溃电压就会偏高,对电路的保护作用即会被限制。
为了解决电压更低的保护需求,使用纯粹半导体或陶瓷半导体的突波吸收器(surgeabsorber)组件已被开发出来,较具代表性的,乃如下所述:
日本特许出愿公开2004-31016号:一种突波吸收器,乃如图2A所示,包括一圆柱状陶瓷组件2,其表面以导电性膜3包覆,两端有一对电极5、6,在被覆着导电性膜的圆柱状陶瓷组件2上并形成一窄又深的凹隙7,而上述的构造外侧,并以玻璃管体8密封,玻璃管体8内的空间,则为氩(Ar)等惰性气体。
国际专利WO 2004/077632号(PCT/JP2004/002445):其所揭示的突波吸收器,乃如图2B所示,包括一筒型陶瓷绝缘性管15,其内填充气体,并密封突波吸收组件11,绝缘性管15的两端面具有端电极16,突波吸收组件11的圆柱状绝缘性材料13整体以导电性膜12被覆,其中央部位并有一放电间隙M,在端电极16与突波吸收组件11之间,则为导电性缓冲材料17。
美国专利第6,731,490 B2号案(专利日期为2004年5月4日):其所揭示的突波吸收器,乃如图2C所示,包括端电极212、玻璃管213、突波吸收组件211。而突波吸收组件211的表面有一层导电膜210,且有一放电间隙M,而玻璃管213系制成方形管,其中填充惰性气体G。
但上述的突波吸收器,仍然具有微小化困难、制程复杂的缺点。相关的现有芯片形式数组保护组件,不仅由于使用厚膜印刷层数过多及制程繁杂,有无法将组件进一步迷你化(例如0201 chip size)的问题存在,而且,欲利用藉由缩短电极间距来降低组件Vt(触发电压)及Vc(截止电压),制作上也有一定的瓶颈与极限。
实用新型内容
本实用新型的目的在于,通过提供一种可调式放电保护组件,直接在基板表面形成一定宽度与深度的沟槽,在沟槽内部二侧形成有相互分离的电极,沟槽上端形成一可将沟槽覆盖使沟槽形成独立气室的隔离层,沟槽内部在两电极之间填充介质材料,外部再设保护层;藉此,经由控制沟槽的厚度与深度,调整介质材料的体积与厚度,得控制组件的放电保护作用。
本实用新型是采用以下技术手段实现的:
一种可调式放电保护组件,在一基板表面形成有一预定深度及宽度的沟槽,所述沟槽的二侧形成有相互分离的电极及端电极,沟槽上端形成一可将沟槽覆盖的隔离层,沟槽内部在两电极之间填充介质材料,隔离层上端再设保护层。
前述的基板为陶瓷基板。
前述的形成于沟槽二侧的电极,为铜(Cu)、银(Ag)、铂(Pt)或钯(Pd)电极胶。
前述的介质材材料,包含有氧化锌。
前述的盖覆于沟槽上端的隔离层,为防水汽层,主要为玻璃胶。
前述的保护层为环氧树脂保护层聚合物。
前述的端电极的外侧复设有以银为主的端电极。
本实用新型与现有技术相比,具有以下明显的优势和有益效果:
本实用新型的可调式放电保护组件,由于直接利用基板的空间,可避免制造层数过多的问题,也因为介质材料系完全填入基材内部,能减少水汽进入介质层材料途径而造成组件失效(介质层与外界接触面积减少),相对地即能提升组件在信赖性测试(高温高湿)的可靠度。由于其印刷层数减少,减少繁杂的步骤,故能降低生产成本,提升生产效率,产品的稳定性更佳;由于提升了基板厚度上的空间利用,故能减少制程参数的限制;由于能有效控制二端电极之间的作用区介质层材料厚度,故能减少人为作业误差。
附图说明
图1为现有间隙放电技艺的结构图标;
图2A至图2C为间隙放电专利前案说明图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳邦科技股份有限公司,未经佳邦科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200820000612.0/2.html,转载请声明来源钻瓜专利网。