[发明专利]延时电路

说明书

技术领域

本发明涉及一种电路设计技术，尤其涉及一种延时电路。

背景技术

目前电子产品之发展速度非常迅猛，如计算机，手机及游戏机等，但是各电子设备系统中都需要一延时电路，来给复位电路提供延迟时间，在这段时间内，电子设备系统停止工作，使电子设备系统可以有充足时间进行复位，直到复位完成后，所述电子设备系统再开始正常工作。

现在大多数电子设备系统均采用电源比较芯片进行时间延迟，即当电源比较芯片检测到电子设备系统内部之各芯片之电源电压稳定后，才终止复位工作。但是这种电源比较芯片内部所需之组件比较多，价格比较昂贵，大大增加了电子设备之成本。

发明内容

有鉴于此，有必要提供一种结构简单且成本低的延时电路。

一种延时电路，其包括一第一电阻、一电容、一上拉电阻模块及一开关电路；所述开关电路包括一第一连接端、一第二连接端及一用于控制第一连接端和第二连接端相通断的控制端；所述第一电阻的第一端与一电压输入端相连接，第一电阻的第二端与所述电容的第一端相连接，电容的第二端与所述开关电路的控制端相连接，开关电路的第一连接端接地，开关电路的第二连接端与上拉电阻模块的第一端及一电压输出端相连接，所述上拉电阻模块的第二端与电压输入端相连接。

相较于已知技术，本发明提供的延时电路通过第一电阻及电容组成的RC电路中的充电电流的变化控制开关电路的通断，实现对电压输入端的输入电压的延迟。

附图说明

图1为本发明实施方式提供的延时电路的电路图。

图2为图1中延时电路的电压输入端与电压输出端的电压波形图。

具体实施方式

下面将结合附图对本发明实施方式作进一步的详细说明。

请参阅图1及图2，为本发明实施方式提供的一种延时电路10。该延时电路10包括一第一电阻R1、一电容C1、一上拉电阻模块R2、一开关电路Q1、一第二电阻R3及一二极管D1。所述开关电路Q1包括一第一连接端、一第二连接端及一用于控制第一连接端和第二连接端相通断的控制端。在本实施方式中，所述开关电路Q1为一NPN型晶体三极管，所述控制端为三极管的基极，所述第一连接端为三极管的发射极，所述第二连接端为三极管的集电极。所述第一电阻R1、电容C1、上拉电阻模块R2及开关电路Q1形成的回路，用于控制开关电路Q1的通断；所述电容C1、第二电阻R3及二极管D1组成一放电回路，用于对充满电后的电容C1进行放电。

所述第一电阻R1的第一端与一电压输入端Vin相连接，第一电阻R1的第二端分别与所述电容C1的第一端及第二电阻R3的第一端相连接，所述第二电阻R3的第二端接地。该电容C1的第二端与所述开关电路Q1的控制端相连接，该开关电路Q1的第一连接端接地，所述开关电路Q1的第二连接端分别与上拉电阻模块R2的第一端及一电压输出端Vout相连接，所述上拉电阻模块R2的第二端与电压输入端Vin相连接。所述二极管D1的阴极连接于开关电路Q1的控制端和电容C1的第二端之间，所述二极管D1的阳极接地。所述第二电阻R3的阻值远大于第一电阻R1的阻值。

初始状态下，电容C1两端的电压为0V，电路中没有电流；在本实施方式中，所述电压输入端Vin的稳态电压为3.3V的高电平，且由于所述第二电阻R3的阻值远大于第一电阻R1的阻值，则电容C1的第一端的分压约等于电压输入端Vin的输入电压；当电压输入端Vin的输入电压由0V变为3.3V时，根据电容C1隔直通交的特性及电容电压不突变原理，C1刚开始充电瞬间时相当于短路，第一电阻R1、电容C1及开关电路Q1构成一回路，在该回路中电流I(0)等于电压输入端Vin的输入电压与开关电路Q1的极间电压Vbe的差值除以第一电阻R1的阻值，且I(0)远大于开关电路Q1导通所需的饱和基极电流Ibs，此时开关电路Q1处于饱和导通状态，因此所述开关电路Q1的第一连接端和第二连接端相导通，由于第一连接端接地，则电压输出端Vout的输出电压被强制拉低为0V；在开关电路Q1导通后，由于开关电路Q1的控制端与第一连接端之间的极间电压Vbe一定，电容C1的第二端的电压被钳制在开关电路Q1的极间电压Vbe，电容C1的第一端的初始电压为0V。在对电容C1进行充电的过程中，通过电容C1的充电电流I(t)为：