[发明专利]嵌入式处理器与1394a总线的接口芯片

权利要求书

1.一种嵌入式处理器与1394a总线的接口芯片，包括状态机，所述状态机的工作频率与所述嵌入式处理器的工作频率一致；所述状态机的状态包括开始状态、开始读状态和开始写状态；

在开始状态下，所述接口芯片将1394a总线的链路层控制器芯片的MCS端口置为有效；所述接口芯片检测所述嵌入式处理器的读使能信号，当读使能信号有效时，进入开始读状态；所述接口芯片检测所述嵌入式处理器的写使能信号，当写使能信号有效时，进入写始读状态；

在开始读状态下，所述接口芯片向链路层控制器芯片传递读的目标地址；所述接口芯片检测所述链路层控制器芯片的MCA信号，当MCA有效时开始读数据；在开始写状态下，所述接口芯片向链路层控制器芯片传递写的目标地址；所述接口芯片检测所述链路层控制器芯片的MCA信号，当MCA有效时开始写数据。

2.根据权利要求1所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述状态机还包括空闲状态，当接收到复位信号时，所述状态机进入空闲状态；在空闲状态下，检测所述嵌入式处理器的片选信号，当片选信号有效时进入所述开始状态。

3.根据权利要求2所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，当所述嵌入式处理器是单片机时，在开始读状态下，当检测到MCA有效时，所述接口芯片读有效数据，并将数据放在所述接口芯片与单片机连接的数据总线上，直到所述单片机从所述数据总线上读入数据。

4.根据权利要求2所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述状态机还包括读状态和写状态，在开始读状态下，当检测到所述链路层控制器芯片的MCA信号有效时进入所述读状态并读数据；在开始写状态下，当检测到所述链路层控制器芯片的MCA信号有效时进入所述写状态并写数据。

5.根据权利要求4所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，当所述嵌入式处理器具有RDY信号时，在所述读状态下，所述接口芯片向嵌入式处理器输出RDY信号，触发所述嵌入式处理器读数据；在所述写状态下，所述接口芯片向嵌入式处理器输出RDY信号，触发所述嵌入式处理器写数据。

6.根据权利要求4所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，当所述嵌入式处理器具有等待状态配置寄存器时，根据所述接口芯片开始读状态或者写状态所占周期个数，设置所述等待状态配置寄存器，使得所述接口芯片进入所述读状态时，所述嵌入式处理器的等待状态结束并读取数据；同时使得所述接口芯片进入所述写状态时，所述嵌入式处理器的等待状态结束并写入数据。

7.根据权利要求2所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述状态机包括三种模式，分别为第一模式、第二模式和第三模式，

第一模式中，当所述嵌入式处理器是单片机时，在开始读状态下，当检测到MCA有效时，所述接口芯片读有效数据，并将数据放在所述接口芯片与单片机连接的数据总线上，直到所述单片机从所述数据总线上读入数据；

第二模式中，当所述嵌入式处理器具有RDY信号时，在所述读状态下，所述接口芯片向嵌入式处理器输出RDY信号，触发所述嵌入式处理器读数据；在所述写状态下，所述接口芯片向嵌入式处理器输出RDY信号，触发所述嵌入式处理器写数据；

第三模式中，当所述嵌入式处理器具有等待状态配置寄存器时，根据所述接口芯片开始读状态或者写状态所占周期个数，设置所述等待状态配置寄存器，使得所述接口芯片进入所述读状态时，所述嵌入式处理器的等待状态结束并读取数据；同时使得所述接口芯片进入所述写状态时，所述嵌入式处理器的等待状态结束并写入数据；

所述三种模式集成在一块芯片中，并共用与所述嵌入式处理器连接的输入输出管脚，同时共用与链路层控制器芯片连接的输入输出管脚；所述状态机的模式通过跳线信号选择。

8.根据权利要求1所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述接口芯片使用FPGA制作。

9.根据权利要求1所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述嵌入式处理器是TMS320V33、ERC32或AT89C51RC2芯片。

10.根据权利要求1所述的嵌入式处理器与1394a总线的接口芯片，其特征在于，所述链路层控制器芯片是TSB12LV32芯片。