[发明专利]比特交织存储器的扩展系统和方法

说明书

技术领域

本发明涉及通信技术，尤其涉及一种比特交织存储器的扩展系统和方 法。

背景技术

在移动通信中，为了进一步提高数据传输的抗干扰性能，经常利用交 织器将原始数据序列打乱，使得交织前后数据序列的相关性减弱，这样便 大大降低了数据突发错误的影响。例如，通常规则交织是将数据按行排列 输入，并按列输出。

在一些数字通信协议中，比特交织器虽然仅仅是将数据流进行交织， 但其容量大，时序复杂。由于它本身的功能决定，几乎要全部充满时才能 读出数据。例如在按行输入数据充满整个交织器后，才能按列读出数据。 因此按照常规交织方法，则需要很大的存储器才能满足交织的功能要求。 例如，在一种移动视频系统中，按照系统协议的规定，一次比特交织所需 存储器的大小为384×360×6bit＝138240x6bit。

此外，按照常规方法，在按列读出数据的同时，由于读写操作不能并 行执行，因此若为了避免按时序要求需要输入的新数据因等待造成数据的 丢失，则需要另外设置一块存储器来放置需输入的交织数据。也就是说， 若满足时序要求，一次比特交织所需的存储器大小则还要再乘以2倍。因 此，常规交织方法需要很大的存储器才能满足交织器的功能要求和数字系 统的时序要求，造成了存储资源的浪费。

发明内容

本发明的目的旨在至少解决现有技术中的上述问题之一。

为此，本发明的实施例提出一种比特交织存储器的扩展系统，以使得 交织器能够在满足功能和时序要求前提下，使用较小的存储器实现数据流 交织。

根据本发明的一个方面，本发明实施例提供了一种比特交织存储器的 扩展系统，包括：第一地址映射模块，所述第一地址映射模块基于一次比 特交织的存储器的行列地址进行行列地址的互换映射，并将所述互换映射 地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；第二地址 映射模块，所述第二地址映射模块将所述第一映射地址均分地映射到多个 存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二 存储器、第三存储器和第四存储器，并且所述第一存储器和第三存储器的 组合、所述第二存储器和所述第四存储器的组合被映射为执行比特交织行 同时读写操作的一对奇偶乒乓存储器，所述第一存储器和所述第二存储器 的组合、所述第三存储器和所述第四存储器的组合被映射为执行比特交织 列同时读写操作的一对奇偶乒乓存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二 存储器、第三存储器、第四存储器、第五存储器和第六存储器，并且所述 第一存储器、所述第三存储器及所述第五存储器的组合与所述第二存储器、 所述第四存储器及所述第六存储器的组合分别被映射为执行比特交织行同 时读写操作的存储器，所述第一存储器和所述第二存储器的组合、所述第 三存储器和所述第四存储器的组合以及所述第五存储器和所述第六存储器 的组合被分别映射为执行比特交织列同时读写操作的存储器。

根据本发明的另一方面，本发明实施例提供了一种比特交织存储器的 扩展方法，包括以下步骤：a.基于一次比特交织的存储器的行列地址进行 行列地址的互换映射；b.将所述互换映射地址与所述存储器的行列地址 叠加扩展，以获得第一映射地址；c.将所述第一映射地址均分地映射到 多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存 储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二 存储器、第三存储器和第四存储器，并且所述步骤c包括：将所述第一存 储器和所述第三存储器的组合、所述第二存储器和所述第四存储器的组合 映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器；以及将所述 第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器 的组合映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器。