[发明专利]用于恢复体系结构寄存器映射表的节能系统

说明书

技术领域

本发明涉及一种用于恢复体系结构寄存器映射表的节能系统 

背景技术

寄存器是用于在现代计算机的微处理器内部处理数据的特殊、高速的存储装置。在数据被处理之前，数据或者数据所处的存储单元的地址被储存在寄存器中，并且之后的处理结果或者结果所处的存储单元的地址也被储存在寄存器中。微处理器所具有的寄存器的数量以及每个寄存器可以存储的位数是决定任何给定的微处理器的速度和功率的多个参数中的两个。作为示例，一个64位微处理器是一个这样的微处理器，其中每个寄存器为64位宽，这意味着每个微处理器指令可以在任何给定的指令周期内处理多达64位的数据，与32位微处理器相比较，32位微处理器在任何给定的指令周期内仅能处理最多32位数据。 

超标量体系结构微处理器每个时钟周期可以执行超过一个指令。在执行中，每个并发指令或者平行指令组必须使用不同的寄存器。在这样的微处理器中，映射物理寄存器的概念在维持寄存器组之间的隔离中是有用的。对于在微处理器上活动的指令的每个平行处理集，分配给该处理或者程序的每个体系结构寄存器被映射到一个物理寄存器。另外，维持记录物理寄存器和体系结构寄存器之间的映射关系的物理寄存器映射表(PRMT)和体系结构寄存器映射表(ARMT)，使操作能更快。虽然在ARMT中的映射信息也可在PRMT中获得，但是由于ARMT较小的尺寸，微处理器可以比它在PRMT中查找同样的信息更快地在ARMT中查找与体系结构寄存器号相对应的物理寄存器号。 

如果异常或分支误预测确实出现了，在ARMT中的条目必须被复原到恰在非正常情况出现之前的状态。因为PRMT比ARMT包含了更完整的信息，PRMT首先被恢复到恰在非正常情况出现之前时的状态。接着，ARMT根据PRMT中的信息而被恢复。 

发明内容

本发明提供一种用于复原体系结构寄存器映射表(ARMT)的系统，包括： 

第一数目的收集电路， 

其中所述ARMT包括第二数目的体系结构表域，每一个体系结构表域配置为使能将物理寄存器映射到其相关联的体系结构寄存器， 

其中物理寄存器映射表(PRMT)包括第三数目的成对的物理表域和有效映射域， 

其中，每一个物理表域被配置为，如果相关联的有效映射域的值允许这样的映射，使能将所述体系结构寄存器之一映射到其相关联的物理寄存器，并且 

其中在第四数目的指令周期中的仅一个周期期间，每一成对的物理表域和有效映射域被耦合到一个且仅有一个收集电路； 

第一数目的解码电路，每一个解码电路具有耦合到一个不同的收集电路的输出的输入并且能够在其输出处将其输入转换为第三数目位宽二进制串选择码， 

其中每一个选择码规定物理表域之一是否将被映射以及将被映射到哪个体系结构表域； 

第二数目的选择电路， 

其中每一个选择电路被配置为根据每一个选择码接收来自与该选择电路相关联的位位置的位；以及 

使能电路，其被配置为选择合适的体系结构表域来复原， 

其中每一个选择电路的输出被耦合到一个不同的体系结构表域并当被使能电路允许时被写入该体系结构表域。 

本发明提供一种用于恢复体系结构寄存器映射表(ARMT)的系统，包括： 

第一数目的第一与门， 

其中所述ARMT包括第二数目的体系结构表域，每一个体系结构表域配置为使能将物理寄存器映射到其相关联的体系结构寄存器， 

其中物理寄存器映射表(PRMT)包括第三数目的成对的物理表域和有效映射域， 

其中，每一个物理表域被配置为，如果相关联的有效映射域的值允许 这样的映射，使能将所述体系结构寄存器之一映射到与其相关联的物理寄存器，并且 

其中在第四数目的指令周期中的仅一个周期期间，每一成对的物理表域和有效映射域被耦合到一个且仅一个第一与门的输入； 

第一数目的解码器，每一个解码器具有耦合到一个不同的第一与门的输出的输入，并且能够将其输入二进制数解码为第三数目位宽二进制串； 

在第二数目组的每个中的第一数目的第二与门， 

其中每个组被分别与所述二进制串中的不同的位位置相关联； 

其中对于每个组，在该组内的每个第二与门分别与一个单独的二进制串相关联；