[发明专利]一种同步动态存储器的使用方法

说明书

技术领域

本发明涉及一种同步动态存储器，尤其涉及一种同步动态存储器的使用方法。 

背景技术

同步动态存储器(Synchronous Dynamic Random Access Memory，SDRAM)是目前通信和数码产品中应用较广泛的一种存储器，而其中的2M×32(即：2兆×32，下面均采用2M×32的表述)比特的SDRAM，由于大多数芯片并不支持，其运用范围受到限制，所以价位也较低。相反，4M×16(即：4兆×16，下面均采用4M×16的表述)比特的SDRAM却广为流行，其价位也相对较高，提高了产品成本。 

解码芯片上有一个很重要的引脚，即数据掩码引脚(Data I/O Mask，DQM)，其主要是用来屏蔽不需要的数据线，实现存储系统的设备选择和总线控制，包括DQM0～DQM3。其中DQM0控制DQ0～DQ7，DQM1控制DQ8～DQ15，DQM2控制DQ16～DQ23，DQM3控制DQ24～DQ31。对于4比特位宽芯片，两个芯片共用一个DQM信号线，对于8比特位宽芯片，一个芯片占用一个DQM信号，而对于16比特位宽芯片，则需要两个DQM引脚。正常情况下，DQM2和DQM3是用于控制VGA行场同步，或普通的输入输出。 

发明内容

本发明的目的在于针对现有技术的上述缺点，提供一种将2M×32比特的SDRAM作为4M×16比特的SDRAM用于解码芯片的使用方法，以节省产品成本。

本发明的技术方案如下： 

一种同步动态存储器的使用方法，所述方法包括以下步骤： 

A、将存储设备与解码芯片连接；所述步骤A还包括以下步骤： 

A1、当SDRAM为2M×32比特的SDRAM时，将其0～15位引脚与16～31位引脚从低到高依次并联，得到新的0～15位引脚； 

A2、将所述新的0～15位引脚依次与所述解码芯片的低16位数据线DQ0～DQ15相连接； 

B、软件判断所述解码芯片连接的存储设备是否为2M×32比特的SDRAM； 

C、当所述连接的存储设备为2M×32比特的SDRAM时，通过软件配置所述解码芯片的数据掩码引脚和数据接口，使所述解码芯片能够通过其低16位数据线读写所述2M×32比特的SDRAM。 

本发明所述的使用方法，其中，所述步骤C中的所述的数据掩码引脚为DQM2和DQM3。 

本发明通过软件配置解码芯片的数据掩码引脚和数据接口，并修改解码芯片与SDRAM的硬件连接，将2M×32比特的SDRAM当作4M×16比特的SDRAM使用，其性能与4M×16比特的SDRAM是完全一样，而使用本发明方案却会使成本大幅度降低。 

附图说明

图1为本发明实施例的同步动态存储器的使用方法的流程图。 

具体实施方式

以下结合附图，对本发明的较佳实施例加以详细说明。 

本发明中的同步动态存储器的使用方法流程如图1所示，下面结合图1对该方法流程作详细介绍。 

步骤S101中，在解码芯片读写外部存储器之前，先将外部存储器与解码芯片的数据接口连接，如果是4M×16比特的SDRAM，一般将其接入解码芯片数据接口的高16位。当接入的外部存储器为2M×32比特的SDRAM时，先将其32个引脚并联，即将引脚0～15从低位到高位与16～31的低位到高位依次并联，形成新的0～15位引脚，并将这16位引脚对应连接到解码芯片的DQ0～DQ15数据接口上。 

在步骤S102中，解码芯片中的软件部分判断其连接的存储设备是否为2M×32比特的SDRAM。 

由于采用16比特的SDRAM时，只需要启用解码芯片上的DQM0和DQM1，而当采用32比特的SDRAM时，则必须启用DQM2和DQM3。本发明通过在底层代码引导阶段对解码芯片的寄存器进行适当操作，可以正常打开DQM2和DQM3。这样可以将SDRAM的32比特数据分成两个解码芯片所需要的16比特数据，而2M×32比特也就变成了2M×2×16比特，可以替代常用的4M×16比特的SDRAM。 

所以，如果解码芯片连接的存储设备为2M×32比特的SDRAM的话，则执行步骤S103，即软件配置解码芯片上的数据掩码引脚DQM2和DQM3的属性，启用DQM2和DQM3，并配置解码芯片的输入输出数据接口属性，使解码芯片可以通过其低16位数据接口DQ0～DQ15读写外接的SDRAM。 

然后执行步骤S104，解码芯片读写2M×32比特的SDRAM。