[发明专利]一种主、从设备之间通过总线传输数据的方法

说明书

技术领域

本发明涉及数据传输技术，具体地说，是涉及一种主、从设备之间通过 总线传输数据的方法。

背景技术

片上集成系统(System On Chip，SoC)存在多个功能模块如处理器、DMA 和硬件加速器等，需要访问片外同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM，又称同步DRAM)。同步DRAM为新一 代动态存储器，它可以与CPU总线使用同一个时钟。

片上总线存在多个模块同时请求某一存储资源时，需要总线仲裁器来判 断路由，这带来了总线上多个时钟周期的传输延迟。对于复杂的存储器，如 SDRAM或DDR控制器，为了满足器件的传输协议，也需要多个时钟周期来 进行传输的解析和处理。这样，每次传输的总时间，相当于总线和存储器控 制逻辑的延迟，加上传输实际数据需要的时间。

由于传输实际数据需要的时间取决于数据本身的大小和存储器接口的位 宽，在芯片PAD定义后无法改变。所以提高数据的吞吐率，必须减少总线和 存储器控制逻辑的延迟。

为了提高数据吞吐率，总线仲裁器和存储器控制器(属于从设备)一般 采用流水线设计，即当有连续的多个请求从功能模块(主设备)连续发出时， 每级流水线都可以处理一个访问请求，所以当第一个访问请求经过总线和存 储器控制逻辑的延迟后，其数据传输结束，第二个请求也到达存储器接口， 可以连续地做数据传输。理想状况下，存储器的数据可以连续访问，大大提 高了系统的数据带宽。

但是，传统的总线协议如AHB2.0协议，传输访问的命令和传输的数据 采用相同的握手信号，即上一次传输的数据没有完成，则下一次传输访问的 命令不能发出。这样，对于同一个模块请求而言，每次传输时间必须是总线 和存储器控制逻辑的延迟，加上传输实际数据需要的时间。如果总线上不能 够提供足够多的请求设备，那么总线仲裁器和存储器控制器的流水线将无法 充分利用，系统的数据带宽也随之降低。

发明内容

本发明所要解决的技术问题是在于需要提供一种主、从设备之间通过总 线传输数据的方法，以提高系统的数据吞吐率。

为了解决上述问题，本发明提供了一种总线，使主设备(master)如功能 模块在当前传输访问的数据还未从设备(slave)如存储器返回前，能够提前 发出下一笔传输的命令。那么这样master就可以发出多个请求给从设备的流 水线处理。虽然第一笔传输数据需要等待总线和存储器控制逻辑的延迟，但 是后继传输数据可以连续访问存储器，大大提高了系统的数据带宽。

基于以上构思，本发明提供了一种主、从设备之间通过总线传输数据的 方法，包括：

主设备和从设备之间通过总线建立地址通道、读通道和写通道，各个通 道具有各自的握手信号；

在每一次数据传输中，主设备先在地址通道上向从设备发送传输请求， 并输出要传输数据的地址、大小和读写状态信息，所述从设备采样到所述地 址、大小和读写状态信息，然后通过地址通道向所述主设备反馈握手信号； 之后，所述主设备和从设备利用读通道或写通道上的握手信号和数据信号完 成此次读数据或写数据的传输；

在检测到所述从设备在地址通道反馈的握手信号后，所述主设备即可在 地址通道上向所述从设备发出下一次的传输请求。

进一步地，上述方法还可具有以下特点：主设备和从设备在地址通道上 传输以下信号：

传输请求信号avalid是主设备在地址通道发出的握手信号，该信号有效 时，表示主设备发起一次到从设备的数据传输请求；

地址信号addr，表示本次数据传输的起始地址；

长度信号len，表示每次突发要传输的数据大小，单位为笔数；

读写状态信号，表示本次数据传输是读传输还是写传输，读传输指主设 备从从设备读出数据，写传输指主设备将数据写入从设备；

请求结束信号aready是从设备在地址通道反馈的握手信号，该信号有效 时，代表从设备已完成对此次传输请求的地址、大小和读写状态的采样；

从设备没有反馈请求结束信号aready前，主设备输出的传输请求信号 avalid、地址信号addr、长度信号len和读写状态信号必须保持。

进一步地，上述方法还可具有以下特点：主设备和从设备在读通道上传 输以下信号：