[发明专利]一种新型结构的低压差线性稳压器

权利要求书

1.一种新型结构的低压差线性稳压器，包括有误差放大器和驱动元件，其特征 在于：设置缓冲电路、为驱动元件提供静态电流的驱动元件偏置电路及补偿电 路；所述误差放大器采用轨至轨放大器，误差放大器设有预置电压输入端和反 馈电压输入端，误差放大器的输出端连接缓冲电路的输入端，缓冲电路的输出 端连接驱动元件的输入端以实现控制负载电流变化；驱动元件的输出端采用全 反馈方式直接连接到误差放大器的反馈电压输入端，同时驱动元件的输出端连 接驱动元件偏置电路；补偿电路的一端连接驱动元件的输出端，另一端与误差 放大器相连接；

所述误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即由输入电路、 第一电路加法器和第二电路加法器组成，

所述输入电路包括有第一差分放大器电路和第二差分放大器电路、第一电 流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放 大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电 路；所述第一差分放大器电路包括第一输入NMOS晶体管MN1A和第二输入NMOS 晶体管MN1B，第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B的源极 相连；所述第二差分放大器电路包括第一输入PMOS晶体管MP1A和第二输入PMOS 晶体管MP1B，第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B的源极 相连；反馈电压接入第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A 的栅极，预置电压接入第二输入NMOS晶体管MN1B和第二输入PMOS晶体管MP1B 的栅极；第一输入PMOS晶体管MP1A的漏极电流输出到第一差分输出端IN1，第 二输入PMOS晶体管MP1B的漏极电流输出到第二差分输出端IN2，第一输入NMOS 晶体管MN1A的漏极电流输出到第三差分输出端IP1，第二输入NMOS晶体管MN1B 的漏极电流输出到第四差分输出端IP2；

所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS 晶体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B；第一 电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输 出端IN1，栅极连接到第一节点N1；第二电流镜PMOS晶体管MP2B的源极连接 在电源电压VDDA，漏极连接到第二差分输出端IN2，栅极连接到第一节点N1； 第一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节 点N1，栅极输出为第三偏压Vbias3；第二共栅PMOS晶体管MP3B的源极连接到 第二差分输出端IN2，漏极连接到误差放大器的输出端，栅极输出为第三偏压 Vbias3；

所述第二电路加法器包括第一电流镜NMOS晶体管MN3A、第二电流镜NMOS 晶体管MN3B、第一共栅NMOS晶体管MN2A和第二共栅NMOS晶体管MN2B；第一 电流镜NMOS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出 端IP1，栅极输出为第五偏压Vbias5；第二电流镜NMOS晶体管MN3B的源极连 接在地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5； 第一共栅NMOS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一 节点N1，栅极输出为第四偏压Vbias4；第二共栅NMOS晶体管MN2B的源极连接 到第四差分输出端IP2，漏极连接到误差放大器的输出端，栅极输出为第四偏压 Vbias4。

2.根据权利要求1所述的低压差线性稳压器，其特征在于：所述驱动元件包括 有第一驱动PMOS晶体管MPOUT，第一驱动PMOS晶体管MPOUT的源极连接到电源 电压VDDA，栅极连接缓冲电路的输出端，漏极作为提供驱动的输出端，采用全 反馈方式直接连接到误差放大器的反馈电压输入端，向第一输入NMOS晶体管 MN1A和第一输入PMOS晶体管MP1A的栅极提供反馈电压。