[发明专利]凹槽Г栅高电子迁移率晶体管及其制作方法

权利要求书

1.一种凹槽Г栅高电子迁移率晶体管，包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、钝化层(7)、Г栅(9)和保护层(11)，该势垒层(3)上开有第一凹槽(6)，该钝化层(7)上开有第二凹槽(8)，其特征在于，钝化层(7)上淀积有n个浮空场板(10)，n≥1，每个浮空场板的厚度均为0.22～8μm，长度均为0.4～4.7μm，各浮空场板与Г栅的厚度相同，Г栅位于钝化层上的有效长度为0.3～5μm；Г栅与其最邻近的浮空场板之间的距离S1为0.09～3.3μm，相邻两浮空场板之间的间距均大于S1，且相邻两浮空场板之间的间距按照浮空场板排列自Г栅到漏极方向的个数依次递增，这些浮空场板与Г栅构成复合的栅场板结构。

2.一种制作凹槽Г栅高电子迁移率晶体管的方法，包括如下步骤：

步骤1，在衬底(1)上外延III-V族化合物半导体材料的过渡层(2)作为器件的工作区；

步骤2，在过渡层(2)上淀积III-V族化合物半导体材料的势垒层(3)；

步骤3，在势垒层(3)上第一次制作掩膜，并在势垒层(3)上的两端淀积金属，再在N₂气氛中进行快速热退火，分别制作源极(4)和漏极(5)；

步骤4，在势垒层(3)上第二次制作掩膜，并在源极和漏极之间的势垒层上刻蚀出第一凹槽(6)；

步骤5，分别在源极(4)上部和漏极(5)上部，以及源极和漏极之间的势垒层(3)上部淀积钝化层(7)；

步骤6，在钝化层(7)上第一次制作掩膜，并在源极和漏极之间的钝化层上刻蚀出第二凹槽(8)，且刻蚀至势垒层(3)的上表面为止，该第二凹槽(8)与第一凹槽(6)两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm；

步骤7，在钝化层(7)上第二次制作掩膜，利用该掩膜在源极与漏极之间的区域淀积金属，以制作厚度均为0.22～8μm的Г栅(9)及各浮空场板(10)，每个浮空场板的长度均为0.4～4.7μm，Г栅位于钝化层上的有效长度为0.3～5μm，Г栅与其最邻近的浮空场板之间的距离S1为0.09～3.3μm，相邻两浮空场板之间的间距均大于S1，且相邻两浮空场板之间的间距按照浮空场板排列自Г栅到漏极方向的个数依次递增；

步骤8，在Г栅(9)和各浮空场板(10)的外围区域淀积保护层(11)。