[发明专利]三维量子阱NMOS集成器件及其制作方法

权利要求书

1.一种三维量子阱NMOS集成器件，包括上层有源层和下层有源层，其中，下层有源层采用SSOI结构，即在SSOI衬底上制作应变Si NMOSFET器件；上层有源层采用SGOI衬底制作应变Si量子阱沟道NMOSFET器件，两层之间通过SiO₂介质层键合。

2.一种三维量子阱NMOS集成器件制作方法，按如下步骤进行：

1)制作下层有源层应变Si NMOSFET器件步骤

在SSOI衬底上通过氧化、光刻、离子注入和金属化工艺制作应变SiNMOSFET器件及相互连线，在应变Si NMOSFET器件及相互连线表面淀积SiO₂介质层，完成下层有源层结构；

2)制作SGOI衬底步骤

2a.将p型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；

2b.采用化学机械抛光工艺，分别对下层有源层表面SiO₂和注入氢后的上层有源层基体材料表面SiO₂进行抛光处理；

2c.将抛光处理后的下层有源层和上层有源层基体材料表面相对紧贴，置于超高真空环境中在380℃～450℃的温度下实现键合；

2d.将键合后的基片温度升高，对上层有源层基体材料多余的部分进行剥离，使上层有源层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；

2e.在抛光后的上层有源层基体材料表面，先用分子束外延MBE的方法在低温下生长一层Si，再生长一层Ge组分梯度分布的弛豫SiGe，Ge组分底层是0，上层是0.15～0.3，再生长一层Ge组分恒定的弛豫SiGe，Ge的组分是0.15～0.3，形成SGOI衬底；

2f.在SGOI衬底上生长一层应变Si和一层弛豫SiGe；

3)制作上层有源层应变Si量子阱沟道NMOSFET器件步骤

3a.在上述SGOI衬底上，通过氧化、光刻、离子注入和金属化工艺制作应变Si量子阱沟道NMOSFET器件及相互连线，完成上层有源层结构；

3b.将下层有源层的应变Si NMOSFET器件与上层有源层的应变Si量子阱沟道NMOSFET器件通过互连线进行连接，构成导电沟道为65～130nm的三维量子阱NMOS集成电路。

3.根据权利要求2所述的三维量子阱NMOS集成器件制作方法，其中，步骤3b所述的导电沟道长度根据步骤1和步骤3a中光刻精度确定，取65～130nm。

4.一种三维量子阱NMOS集成器件的实现方法，包括如下步骤：

第1步.选取应力＞1Gpa的SSOI衬底片；

第2步.在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO₂-光刻引线孔-多晶硅布线-低温淀积SiO₂介质层，制作导电沟道为90nm的应变Si NMOSFET器件结构及相互连线，完成下层有源层结构；

第3步.在上述下层有源层表面淀积SiO₂介质层；

第4步.对经过清洗的p型Si片进行表面氧化，作为上层有源层基体材料；

第5步.采用离子注入工艺，对上层有源层基体材料注入氢；

第6步.利用化学机械抛光工艺，分别对下层有源层表面SiO₂和注入氢后的上层有源层基体材料表面SiO₂进行抛光处理；

第7步.将抛光处理后的下层有源层和上层有源层基体材料表面相对紧贴，置于超高真空环境中在400℃的温度下实现键合，以避免高温对应变SiNMOSFET器件的影响；

第8步.将键合后的基片温度升高，对上层有源层基体材料多余的部分进行剥离，使上层有源层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；

第9步.在抛光后的上层有源层基体材料表面，先用分子束外延MBE的方法，在低温下生长一层Si，再用减压化学气相淀积RPCVD的方法，生长一层Ge组分梯度分布的弛豫SiGe，Ge组分底层是0，上层是0.3，再生长一层Ge组分恒定的弛豫SiGe，Ge的组分是0.3，形成SGOI衬底；

第10步.用RPCVD的方法，在SGOI衬底上生长一层应变Si和一层弛豫SiGe；

第11步.通过淀积氧化层、光刻、离子注入、金属化工艺制作导电沟道为90nm的应变Si量子阱沟道NMOSFET器件及相互连线，完成上层有源层结构；

第12步.将下层有源层的应变Si NMOSFET器件与上层有源层的应变Si量子阱沟道NMOSFET器件通过互连线进行连接，构成导电沟道为90nm的三维量子阱NMOS集成电路。