[发明专利]可重配置FPGA上可抢占硬件多任务系统及其实现方法

说明书

技术领域

本发明涉及一种FPGA的应用技术，具体地说是一种可重配置FPGA 上可抢占硬件多任务系统及其实现方法。

背景技术

实时系统在汽车电子，航天电子，工业控制等领域中有着广泛的应用。 在实时系统中，计算机系统的运算必须在要求的时间范围内完成，否则其 运算结果没有意义，或者会造成灾难性后果。动态部分可重配置FPGA是 一种越来越被广泛使用的运算器件，其允许在运行过程中动态地对器件的 一部分运算逻辑进行改变，而不影响其它部分的正常运行，即动态部分重 配置。与在处理器上的软件程序相比，使用FPGA实现运算功能的速度非 常快，运算能力非常强。同时，与使用专门硬件实现的运算相比，动态可 重配置FPGA具有很强的灵活性，可以根据系统的动态需求改变其功能以 适应当前的需求，因而可以大大降低系统硬件成本，体积和功耗等。虽然 动态部分可重配置FPGA已经得到了广泛的使用，但是目前还无法应用于 实时系统中，因为在现有的基于动态部分可重配置FPGA的运算系统中， 均无法实现可抢占式的硬件任务调度，也就是说，当动态部分可重配置 FPGA被配置上一个或多个硬件任务以后，必须等到这些任务执行结束才能 配置新的硬件任务。如果强行配置上新的硬件任务以后，原来在运行的硬 件任务的运行信息将会丢失，从而丢失该任务以完成的计算结果。这些都 使基于动态部分可重配置FPGA的运算系统无法被应用到实时系统中去。

在实现可抢占多硬件任务系统的过程中，最重要的问题是如何实现高 速的硬件任务抢占与恢复。与软件任务不同，硬件任务是用过将比特流 (bitstream)下载到FPGA可重配置逻辑上的某个区域来实现。为了实现硬 件任务的抢占，还需要对硬件任务的比特流进行回读，并将读回的比特流 进行分析来提取硬件任务的状态信息，并进行保存。在恢复一个被抢占的 硬件任务时，则需要将硬件任务被抢占时所保存的状态信息融入改硬件任 务的比特流中，然后再进行下载。因此，实现可抢占多硬件任务系统存在 两个问题：

系统设计者需要知道硬件任务的比特流格式。然后，许多支持运行时 部分可重配置的FPGA器件，尤其是一些新器件，并没有公开比特流格式， 因此人们无法对这些器件上运行的硬件任务的状态信息的保存与恢复。

即使知道了硬件任务的比特流格式，对硬件任务进行抢占和恢复的开 销非常大，具体的说，硬件任务比特流的下载，回读，状态信息的提取都 是非常耗时的过程，硬件任务进行抢占和恢复的开销对于多数对运行时间 比较敏感的实时系统是无法适用的。

发明内容

针对现有技术中可重配置FPGA的计算系统无法进行可抢占式硬件任 务调度的缺陷，本发明要解决的技术问题在于提供一种在可以实现支持高 速硬件任务抢占与恢复的多硬件任务系统的可重配置FPGA上可抢占硬件 多任务系统及其实现方法。

为解决上述技术问题，本发明采用的技术方案是：

本发明可重配置FPGA上可抢占硬件多任务系统，在可重配置FPGA 内部包括：可重配置逻辑模块，用于根据不同的应用需要配置硬件任务模 块，每个硬件任务模块通过其通信接口与总线宏相连接；硬件任务访问控 制器，通过总线宏与可重配置逻辑模块相连；内部通信访问口控制器，通 过内部通信访问口接口与可重配置逻辑模块相连，并连接到处理器本地总 线上；外部存储器控制器，与FPGA外部存储器相联，并连接到处理器本 地总线上；微处理器，内部运行软件管理程序，微处理器通过总线宏与硬 件任务访问控制器相连接。

所述硬件任务访问控制器内部包括：时钟控制器，用于产生所有硬件 任务的时钟信号，在硬件任务的抢占阶段，停止被抢占硬件任务的时钟， 为其他硬件任务继续提供时钟；状态访问控制器，通过直接连接的数据通 路来访问硬件任务用于存放状态信息的寄存器；块存储器(BRAM)，用于 保存硬件任务内的状态信息。

本发明可重配置FPGA上可抢占硬件多任务系统的实现方法包括以下 步骤：