[发明专利]一种现场可编程门阵列的测试方法及系统

说明书

技术领域

本发明涉及一种芯片测试技术，特别地，涉及一种现场可编程门阵列的测试方法，以及一种现场可编程门阵列的测试系统。

背景技术

现场可编程门阵列(Field Programable Gate Array，FPGA)器件的出现是超大规模集成电路技术和计算机辅助设计技术发展的结果，FPGA是一种可擦除的可编程序只读存储器，通常在单板上电初始化时，将相关程序和数据加载到该单板的FPGA硬件芯片；该FPGA芯片初始化后，可以完成复杂的逻辑控制。

如图1所示，FPGA结构通常包含三类基本资源：输入输出单元(Input/Output Block，IOB)101、可配置逻辑单元(Configurable LogicBlock，CLB)102和互连资源单元(Interconnect Resources，IR)103。其中，IOB可提供FPGA内部逻辑和封装管脚之间的连接接口，CLB可用于实现逻辑和时序存储功能，IR则用于实现所使用到的CLB、IOB之间的信号通讯。FPGA器件具有集成度高、体积小，可以通过用户编程实现专门的应用功能，设计开发周期短、可重配置等优点，进而成为电子系统发展的热点。

目前，FPGA可以用于原型设计的测试，同时在电子系统中被使用。然而，对于医疗设备、航空电子等对系统的可靠性有较高的要求，这就使得FPGA的测试对于这些应用具有特殊的重要性。

实际中，FPGA制造厂家会对FPGA中的所有资源进行完整彻底的测试，即制造测试(独立于应用的FPGA测试)，以确保提供给用户的FPGA可在任何应用配置下无故障工作。但是，某些FPGA芯片虽然通过了制造测试，却会在某些系统中使用较短时间之后出现故障。因此，为了满足特殊应用的高可靠性要求，需要在FPGA的使用过程中对FPGA设计做进一步的面向应用的测试。

现有技术中，面向应用的FPGA测试方案可以分成两类。一类方案采用插入扫描链的自动测试向量生成(Automatic Test PatternGeneration，ATPG)技术；另一类方案则利用FPGA的可重配置特性同时生成测试配置和测试向量。

所述利用扫描链的ATPG技术具体为采用一种新的可配置逻辑单元(Configurable Logic Block，CLB)结构使FPGA具有本征扫描特性，并结合适用于FPGA时序设计FPGA测试(Test of FPGA，TOF)流程，简化FPGA初始测试网表，以加快向量生成过程并提高了所生成向量的覆盖率，以及有效提高时序电路的可测性；然而，该方案需要附加较多的硬件设备，消耗FPGA芯片的测试成本。

另一类FPGA测试方案则是在测试配置中使用到的是CLB配置中的LUT单元和寄存器的形式，并且通过加载步进0/1测试向量检测所有的互连线固定故障和桥接故障，进而减少了测试配置以缩短测试时间；具体过程为基于Walsh编码将测试配置中所有的查找表(Look UpTable，LUT)配置成与/或函数，或为单项函数，并加载全0/1向量或激活向量即可检测；然而，在实际应用中，上述方案在实际测试应用中使用一个假设，即FPGA设计中的逻辑只由LUT实现，并不满足实际情况，因而上述方案的适用范围有限。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何有效地测试互连线的固定故障，并能够降低成本且适用于特殊领域的FPGA芯片。

发明内容

本发明所要解决的技术问题是提供一种能够有效检测FPGA芯片的互连线的固定故障，并能够降低成本且适用于特殊领域的现场可编程门阵列的测试方法以及一种现场可编程门阵列的测试系统。

为解决上述问题，本发明公开了一种现场可编程门阵列的测试方法，包括：

获取现场可编程门阵列的初始设计网表和初始设计配置；

采用逻辑函数的异或功能替换所述初始设计网表和初始设计配置的查找表单元的功能，得到初始测试网表和初始测试配置；

依据可测性分析方法的预置规则，选择所述初始测试网表的观察节点，基于所述观察节点获取测试网表和相应的测试向量；

配置所述观察节点到所述初始测试配置的输出输入单元的输出端，得到测试配置；以及

依据配置器件的激励信号，连接所述测试配置至配置器件，获得所述测试向量的输出逻辑值；

分析所述输出逻辑值与所述测试向量的响应值，获得测试结果。

进一步地，所述依据可测性分析方法的预置规则为：获取所述初始测试网表的内部节点的可观察性值M₁；