[发明专利]一种栅介质/金属栅集成结构的制备方法

说明书

技术领域

本发明属于半导体技术领域，特别指一种高介电常数(K)HfLaON栅介质/TaN金属栅集成结构的制备方法，适合于32纳米及以下技术代高性能纳米CMOS器件的应用。

背景技术

40多年来，集成电路按摩尔定理规律持续发展，随着器件特征尺寸不断缩小，栅氧化层厚度也随之减薄，当栅长进入亚50纳米时，栅氧化层厚度将减小到1.2纳米以下，如果仍采用传统多晶硅栅电极和氧化层栅介质，将会面临巨大挑战，如栅直接隧穿电流成指数规律急增、多晶硅栅耗尽效应严重、栅电阻急剧增大等。特别是栅介质的隧穿漏电流超过了器件所能承受的极限，为此，必须采用高介电常数(K)材料作为新型栅介质。同时为消除多晶硅耗尽效应，将采用金属栅代替多晶硅栅作为栅电极。虽然最近几年在高K/金属栅研究领域已取得很多成果，但仍有很多问题没有解决好，如材料的热稳定性问题、界面问题、费米扎钉问题等，要按时应用于生产仍存在不少挑战。为克服常规SiON栅介质/多晶硅栅结构已不能满足器件尺寸进一步缩小的要求的问题，本发明提出了一种高介电常数栅介质/金属栅集成结构的制备方法，即HfLaON栅介质/TaN金属栅集成结构的制备方法。

发明内容

本发明的目的在于提供一种HfLaON栅介质/TaN金属栅集成结构的制备方法。

为实现上述方法，本发明采用物理汽相沉积(PVD)方法，利用交替反应溅射铪(Hf)-镧(La)靶和Hf靶的工艺技术制备了一种介电常数达21的高介电常数栅介质铪镧氧氮(HfLaON)薄膜，并有很高的热稳定性，在1000℃高温快速热退火(RTA)后仍能保持非晶化结构。采用TaN为金属栅电极的TaN/HfLaON栅结构，其栅隧穿漏电流密度比具有同样等效氧化层厚度(EOT)的poly-Si/SiO₂栅结构的小5个数量级。TaN金属栅/HfLaON结构集成的栅功函数为4.06eV，极好地满足了高性能纳米NMOS器件制造的需求。

本发明不仅具有上述优越性，而且与原子层沉积(ALD)比较，PVD方法比较简便、成本低，与现有的大生产技术兼容性更好。

本发明的主要步骤如下：

步骤1)清洗：在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡2-10分，去离子水冲洗，甩干后立即进炉；

步骤2)界面层SiOx或SiON的形成：在600-800℃温度下，在N₂中快速热退火(RTA)20-120秒；其中界面层SiON可采用先注入氮再快速热退火形成，也可以先快速热退火形成SiOx，再氮化形成SiON；

步骤3)高介电常数(K)栅介质薄膜的形成：采用PVD方法，利用磁控反应溅射工艺在N₂/Ar气氛中交替溅射Hf-La靶和Hf靶淀积形成HfLaON，改变交替时间，可以获得不同的La和Hf比例的薄膜；

步骤4)淀积高K介质后快速热退火：温度500-1000℃，时间10-120秒；

步骤5)金属栅电极形成：采用PVD方法，利用磁控反应溅射工艺在N₂/Ar气氛中溅射淀积TaN金属栅，刻蚀后形成TaN金属电极；

步骤6)背面欧姆接触形成：采用PVD方法，利用直流溅射工艺背面沉积Al-Si膜600-1000纳米；

步骤7)380-450℃温度下，在合金炉内N₂中合金退火30-60分。

附图说明

图1是本发明HfLaON/界面SiO_x结构的高分辨率透射电子显微镜(HRTEM)照片，其中(a)为不退火样品；(b)为1000℃快速热退火样品。

图2是在同样等效氧化层厚度下，本发明的TaN/HfLaON/SiO_x栅结构的栅隧穿漏电流与常规poly-Si/SiO₂栅结构的比较。

具体实施方式

为进一步说明本发明技术内容，以下结合实施例及附图作详细说明。

本发明制备高介电常数HfLaON薄膜/TaN金属栅集成结构的步骤如下：

步骤1)清洗：在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸:异丙醇:水＝(0.3-0.8)％:(0.01-0.04)％:1(体积比)混合溶液在室温下浸泡2-10分，去离子水冲洗，甩干后立即进炉；

步骤2)界面层SiOx形成：在600-800℃温度下，在N₂中快速热退火(RTA)20-120秒，生成的氧化层，如图1(a)所示；