[发明专利]一种半导体器件栅极的制作方法及调整方法

说明书

技术领域

本发明涉及半导体集成电路制作技术领域，特别涉及一种半导体器件栅极的制作方法及调整方法。

背景技术

目前，对于亚微米以下的半导体器件而言，栅极的形状对器件的性能有重要影响。如何形成合适的栅极形状，以有效改善器件的性能参数，已经成为当今半导体器件制作领域中备受关注的问题之一。

图1为现有技术半导体器件栅极的制作方法的器件剖面图。如图1所示，先在衬底101上生成栅氧化层102，再在该栅氧化层102上沉积多晶硅层103。然后，对多晶硅层进行光刻处理，在多晶硅层上定义出栅极图形，再进行刻蚀以形成多晶硅栅极203，如图2所示。图2所示为理想的情况，即刻蚀后形成的栅极203侧壁陡直，其截面为顶部与底部大小相同的方形形状。实际上，在形成栅极的刻蚀工艺中，最终形成的栅极形状是由多种因素决定的，如刻蚀终点的控制、衬底表面的平整度等等，通常难以形成如图2所示的具有垂直侧壁的方形理想结构。

图3A和3B为两种常见的栅极形状的示意图。其中，图3A为具有足部(footing)的栅极，该栅极303的的底部要大于其顶部。这一足部栅极出现的原因有多种，一种常见的原因是当刻蚀终点监控不佳时，会使刻蚀后的衬底表面仍残留较多的栅极材料，导致刻蚀后的栅极底部出现了足部的情况。这一足部栅极的出现使得栅极的实际长度大于设计的长度值，结果导致器件工作速度缓慢，严重时甚至基本不能工作。图3B为具有缺角(notch)的栅极，该栅极313的底部小于顶部。这一缺角栅极出现的一种原因是刻蚀多晶硅时出现了过刻蚀，使实际的多晶硅栅极长度小于设计值，如果多晶硅栅极长度过短的话，源区和漏区就可能穿通，导致器件失效。因此，如何在制作栅极时保证栅极的形状正常，对器件的性能至关重要。

通常对于尺寸不是很小的器件，实现其栅极的特征尺寸对于光刻栅极工艺而言并不困难，此时，该器件的栅极最好具有垂直的侧壁形状。但对于尺寸已小至65nm以下的器件，因其栅极尺寸过小，光刻栅极时对光刻的精度要求较高，工艺难度较大，此时，为了降低光刻的精度要求，最好形成底部具有缺角的栅极形状，且不同的器件对该缺角大小也会有不同的要求。

通常是利用对栅极刻蚀工艺条件的调整实现栅极侧壁形状。可以通过对刻蚀时停止终点的控制实现所需要的栅极形状：刻蚀不足时形成足部的栅极，过刻蚀时形成缺角的栅极。但是，在刻蚀多晶硅层形成栅极时，如果不进行过刻蚀处理，将难以去除附着在栅极侧壁上的聚合物，因此，在进行主刻蚀后通常加入过刻蚀的操作，这样，就形成了具有缺角的栅极，而这一具有缺角的栅极往往并不能符合器件设定的最优的栅极形状，即具有较大的缺角。但是对于较大缺角的形成，需要的过刻蚀时间较长，会损伤衬底表面，对器件性能不利。因此实际上难以通过调整刻蚀工艺条件来实现所需用的栅极形状。

申请号为200610147435.4的中国专利申请公开了一种半导体器件栅极的制作方法及调整方法，采用了沉积具有应力的多晶硅层来制作器件栅极的方法，分别形成具有垂直侧壁、底部为足部或缺角的栅极，并且利用光学特征尺寸方法对制作出的器件栅极底部形状，通过直接改变多晶硅的沉积温度进行调整。但是该方法是直接对多晶硅层的生长条件进行调整，由于多晶硅层的类型不同，会带来一些如栅极电学特性方面的负效应，影响栅极的质量。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体器件栅极的制作方法，准确地形成具有垂直侧壁、底部为足部或者缺角的栅极。

本发明的第二个目的在于提供一种半导体器件栅极的调整方法，在制作方法的基础上，更灵活准确地实现所要求的栅极底部形状。

为达到上述目的，本发明的技术方案具体是这样实现的：

根据上述目的的第一个方面，本发明公开了一种半导体器件栅极的制作方法，在衬底上生成栅氧化层之后，关键是该方法还包括以下步骤：

在所述栅氧化层上沉积多晶硅层；

在所述多晶硅层上沉积具有应力的氮化硅层，使所述多晶硅层具有相应的应力；

去除所述氮化硅层；

刻蚀所述多晶硅层，形成栅极，且所述栅极的形状由所述多晶硅层具有的应力确定，当所述应力为拉应力时，形成的栅极底部具有缺角；当所述应力为压应力时，形成的栅极形状为侧壁垂直或底部具有足部。

所述多晶硅层具有的应力由所述氮化硅层的的沉积温度确定，当所述氮化硅层的沉积温度在400℃至600℃之间时，所述多晶硅层具有拉应力，且所述拉应力随温度的降低而增大；当所述氮化硅层的的沉积温度在600℃以上时，所述多晶硅层具有压应力，且所述压应力随温度的升高而增大。