[发明专利]一种电路板及其设计方法有效
| 申请号: | 200810224530.9 | 申请日: | 2008-10-20 |
| 公开(公告)号: | CN101394708A | 公开(公告)日: | 2009-03-25 |
| 发明(设计)人: | 商松 | 申请(专利权)人: | 北京巨数数字技术开发有限公司 |
| 主分类号: | H05K1/18 | 分类号: | H05K1/18 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 100085北京市海淀区*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 电路板 及其 设计 方法 | ||
1.一种电路板的设计方法,其特征在于,包括以下步骤:
设置至少两组宽度相同的双列直线式集成电路芯片,对于各集成电路芯片同 一列的相邻管脚,将其间距设为一距离集合的其中一项,所述距离集合是一固定 值的1倍至N倍所组成的集合,N为大于1的任一自然数;其中,第一组集成电 路芯片设置至少二个芯片,第二组集成电路芯片设置至少一个芯片;
将任一组集成电路芯片在所述电路板上的焊盘位置,与其它组集成电路芯片 在所述电路板上的焊盘位置对应设置,至少部分管脚重合连接。
2.根据权利要求1所述的设计方法,其特征在于,对于同一集成电路芯 片的同一列管脚,将相邻管脚之间的间距设为相等。
3.根据权利要求1所述的设计方法,其特征在于,设置两组宽度相同的 双列直线式集成电路芯片;
将第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路芯 片在所述电路板上的焊盘位置,全部重合设置,并将第一组集成电路芯片的管脚, 与第二组集成电路芯片的管脚,全部重合连接;
或,将第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电 路芯片在所述电路板上的焊盘位置,部分重合设置,并将第一组集成电路芯片的 管脚,与第二组集成电路芯片的管脚,部分重合连接。
4.根据权利要求1所述的设计方法,其特征在于,采用DIP双列直插式 封装方式、SOP小外型封装方式、SSOP缩小型封装方式或TSOP薄小外形封装方 式,对所述双列直线式集成电路芯片进行封装。
5.一种电路板,其特征在于,包括至少两组宽度相同的双列直线式集成 电路芯片,
其中,第一组集成电路芯片设置至少二个芯片,第二组集成电路芯片设置至 少一个芯片;
各集成电路芯片同一列的相邻管脚,其间距为一距离集合的其中一项,所述 距离集合是一固定值的1倍至N倍所组成的集合,N为大于1的任一自然数;
任一组集成电路芯片在所述电路板上的焊盘位置,与其它组集成电路芯片在 所述电路板上的焊盘位置对应设置,至少部分管脚重合连接。
6.根据权利要求5所述的电路板,其特征在于,还包含电源模块、信号 输入接口模块及信号输出接口模块,各组集成电路芯片以串联或并联方式后,分 别与电源模块、信号输入接口模块、信号输出接口模块相连接。
7.根据权利要求5或6所述的电路板,其特征在于,其仅包括两组宽度 相同的双列直线式集成电路芯片,
第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路芯片 在所述电路板上的焊盘位置,全部重合设置,并且,第一组集成电路芯片的管脚, 与第二组集成电路芯片的管脚,全部重合连接;
或,第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路 芯片在所述电路板上的焊盘位置,部分重合设置,并且,第一组集成电路芯片的 管脚,与第二组集成电路芯片的管脚,部分重合连接。
8.根据权利要求5或6所述的电路板,其特征在于,同一集成电路芯片 的同一列管脚,相邻管脚之间的间距相等。
9.根据权利要求5或6所述的电路板,其特征在于,所述双列直线式集 成电路芯片采用DIP双列直插式封装、SOP小外型封装、SSOP缩小型封装或TSOP 薄小外形封装。
10.根据权利要求5或6所述的电路板,其特征在于,各集成电路芯片组 中,各芯片的间隔为至少1个管脚的标准焊盘间距。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京巨数数字技术开发有限公司,未经北京巨数数字技术开发有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810224530.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:烟丝分配单元
- 下一篇:一种采用放电及脉冲直流法激活锂电池的方法





