[发明专利]一种芯片静电放电测试装置

说明书

技术领域

本发明涉及芯片测试技术领域，特别是涉及一种芯片静电放电测试装置。

背景技术

静电放电(ESD，Electrostatic Discharge)是电子工业最花代价的损坏原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。由此，需要对IC产品进行ESD测试，用以评估其ESD保护性能。

目前国内的ESD测试一般采用标准的ESD测试设备进行，而这些测试设备在进行ESD测试时，需要将IC放在与该IC封装形式匹配的测试板上，使所有被测管脚都能够通过测试板与设备内部实现电连接。

通常ESD测试设备会配几种适合于较常用封装形式IC的测试板，将IC放在测试板的插座里，IC的管脚即可以通过测试板与设备内部电连接。但是对于特殊封装形式的IC，由于其特殊的管脚分布等问题，ESD设备没有与其相匹配的测试板，这就需要为这类IC专门定做测试板。而专门定做测试板的周期很长，从设计到制作完成约需要6～8周的时间，且成本也非常昂贵。

由此，目前需要本领域技术人员解决的一个技术问题就是：如何降低特殊封装形式的IC进行ESD测试的成本。

发明内容

本发明所要解决的技术问题是提供一种芯片静电放电测试装置，能够适用于特殊封装的芯片进行ESD测试，降低特殊封装芯片进行ESD测试的成本。

为了解决上述问题，本发明公开了一种芯片ESD测试装置，该装置可以包括：

第一电路板和第二电路板；

第一电路板上表面设置有与待测芯片的各个管脚位置相对应的焊垫，所述焊垫用于测试时与待测芯片的各个管脚电连接；第一电路板的两侧设置有与所述焊垫一对一电连接的排针A；

所述排针A的另一端与第二电路板电连接，所述第二电路板的下表面设置有与双列直插式测试板相对应的排针B，所述排针A与排针B为一对一的电连接。

进一步，当测试时，将待测芯片焊接在所述第一电路板上，使所述芯片的各个管脚与所述焊垫电连接。

优选的，所述装置还包括插座，所述插座包括底座和压盖；所述底座上设置有与待测芯片的各个管脚位置相对应的顶针；所述顶针用于测试时与待测芯片的各个管脚电连接；所述底座固定在所述第一电路板上，所述顶针与所述焊垫为一对一的电连接；所述压盖与底座适配卡接，所述压盖与底座之间设置有与待测芯片相对应的空槽。

进一步，所述装置中，一个焊垫、一个排针A和一个排针B之间顺次电连接，构成一组连线，所述一组连线的电阻小于2欧姆。

为了解决上述问题，本发明还公开了一种芯片静电放电测试装置，该装置可以包括：

电路板，所述电路板上表面设置有与待测芯片的各个管脚位置相对应的焊垫，所述焊垫用于测试时与待测芯片的各个管脚电连接；所述电路板的下表面设置有与板上芯片式测试板相对应的排针；所述焊垫与所述排针为一对一的电连接。

进一步，当测试时，将待测芯片焊接在所述电路板上，使所述芯片的各个管脚与所述焊垫电连接。

优选的，所述装置还包括插座，所述插座包括底座和压盖；所述底座上设置有与待测芯片的各个管脚位置相对应的顶针；所述顶针用于测试时与待测芯片的各个管脚电连接；所述底座固定在所述电路板上，所述顶针与所述焊垫为一对一的电连接；所述压盖与底座适配卡接，所述压盖与底座之间设置有与待测芯片相对应的空槽。

进一步，所述装置中，一个焊垫和一个排针之间电连接，构成一组连线，所述一组连线的电阻小于2欧姆。

与现有技术相比，本发明具有以下优点：

本发明针对测试板制作出适用特殊封装芯片的测试装置，待测芯片通过该装置，实现所有被测管脚都与测试板电连接，进一步实现与测试设备内部电连接。由于本发明的测试装置结构设计简单，制作成本低、周期短，从而大大降低了特殊封装芯片进行ESD测试的成本。

附图说明

图1是本发明芯片ESD测试装置实施例1的结构示意图；

图2是本发明芯片ESD测试装置实施例2的结构示意图；

图3是本发明实施例2中插座的纵向剖视图；

图4是本发明芯片ESD测试装置实施例3的结构示意图；

图5是本发明芯片ESD测试装置实施例4的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1，示出了本发明芯片ESD测试装置实施例1，具体可以包括：

电路板101和电路板102；