[发明专利]一种实现时钟同步的装置及方法

权利要求书

1.一种实现时钟同步的装置，其特征在于，所述装置包括以太网接口、锁相环单元和时钟生成单元；其中，

以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；

锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；

时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。

2.根据权利要求1所述的装置，其特征在于，所述从以太网物理层提取的两路时钟信号分别为基于IEEE1588协议提取的时钟信号和基于以太码流时钟恢复方法提取的时钟信号。

3.根据权利要求2所述的装置，其特征在于，所述以太网接口包括第一时钟提取模块和第二时钟提取模块；其中，

所述第一时钟提取模块，用于将基于IEEE1588协议提取的时钟信号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路，一路作为第一时钟提取模块自身的工作时钟信号，另一路被发送至以太网；

所述第二时钟提取模块，用于将基于以太码流时钟恢复方法提取的时钟信号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路，一路作为第二时钟提取模块自身的工作时钟信号，另一路被发送至以太网。

4.根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控 制电路、微处理器、数模转换器和压控振荡器；其中，

所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压控振荡器的本地时钟信号，将检测结果发送至微处理器；将经过检测的本地时钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；

所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；

所述数模转换器，用于将来自微处理器的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器；

所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，将本地时钟信号发送至逻辑控制电路。

5.根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器；其中，

所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压控振荡器的本地时钟信号，将检测结果发送至微处理器；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；

所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；

所述数模转换器，用于将来自微处理器的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器； 

所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路，一路被发送至逻辑控制电路进行检测，另一路直接被发送至所述时钟生成单元。