[发明专利]广域网出口调度方法及单元

说明书

技术领域

本发明涉及接口适配技术领域，具体涉及一种广域网(WAN，Wide AreaNetwork)出口调度方法及单元。 

背景技术

在数据通信领域中，特别是在以因特网协议(IP，Internet Protocol)路由或交换为核心的路由器和交换机领域，往往需要实现WAN口的接入适配。在传统的中低端路由器，往往采用外围元件扩展接口(PCI，PeripheralComponent Interface)或其它中央处理单元(CPU，Central Processing Unit)架构完成对WAN的接入处理。而随着处理带宽的不断提高，在高端交换机和高端路由器设计中，越来越多的采用硬件完成对WAN口的适配，实现分布式处理，如采用专用集成电路(ASIC，Application Specific IntegratedCircuit)或现场可编程门阵列(FPGA，Field Programmable Gate Array)来适配各自的处理模块。 

WAN口的一个重要特点是通道化。这样，在一些用FPGA实现WAN接口适配的过程中，片间需要实现大规格数量的通道化出口调度处理。由于接口帧适配芯片缺少大规格的通道缓存，需要提供一种WAN接口调度适配方法。 

高端交换机或高端路由器基本模型如图1所示，在WAN出口侧，IP报文经过下行包处理和包调度之后，送给FPGA，FPGA完成帧适配包括：接口适配、报文格式适配。同时，由于IP流量管理(TM，Traffic Management)调度策略与WAN TM调度策略的差异、通道化带宽以及接口的流控特性，FPGA需要完成对WAN通道的出口调度，以防止通道间相互影响，实现通 道线速转发。 

图2给出了在应用场景一下WAN出接口片间互连实现的架构图，图3给出了在应用场景二下WAN TM如：ATM TM的接口适配架构图，如图2、3所示，WAN出口由两片芯片组成，FPGA1为IP包处理(PP)和TM的一部分，其涉及的逻辑部分为WAN口的出口队列调度处理，该逻辑往往在高端设备的接口处理板；FPGA2为帧适配模块或者WAN TM模块的一部分，其涉及的逻辑部分为接口的适配处理，该逻辑往往在出接口子卡实现，以适配不同的WAN接口。这样在系统设计中往往就涉及到两芯片互相适配的问题，特别是在出端口通道化较多的情况下，如何实现芯片间的出口大规格通道调度是一个问题。 

图4为现有方案的WAN口适配逻辑实现框图，如图4所示，该方案在FPGA1和FPGA2均不实现调度和缓存，而通过FPGA1中的约定访问速率(CAR，Committed Access Rate)模块实现流量监管，CAR模块根据各WAN出口通道的带宽定时刷新自身为各通道设置的令牌桶的令牌数，对于每个通道而言，只有在通道的令牌桶中有令牌时，才允许发往该通道的报文入队列；否则，拒绝发往该通道的报文入队列。 

现有方案的缺点如下： 

CAR模块是采用定时刷新机制保证带宽的，若在两次定时刷新时刻之间，某个通道的带宽由空闲变为拥塞，则CAR模块无法得知，此时，只要当前该通道的令牌桶中仍然有令牌，CAR模块就会作出继续向该通道发送流量的决定，这样，不仅会导致流量传输失败，也会浪费系统资源；另外，各个CAR通道的总带宽会超过出口带宽，由于CAR模块之后的出口队列采用单一队列，不再有调度，则要求队列的长度要足够深来满足各个通道满带宽的需要，否则需要考虑出口队列满对CAR模块的影响。即便采用多级CAR的方案也很难规避通道间的相互影响。

发明内容

本发明提供WAN出口调度方法及单元，以提高WAN出口调度的精确性。 

本发明的技术方案是这样实现的： 

一种WAN出口调度方法，应用在包含第一调度单元和第二调度单元的WAN出口中，在第一调度单元内设置出队列；该方法包括： 

针对每个WAN出口内的每个通道，第一调度单元统计发往该通道的、已入所述出队列的报文长度； 

第一调度单元接收报文，确定该报文的WAN出口和出通道，判断该WAN出口和出通道对应的已入所述出队列的报文长度统计值是否小于该出通道的带宽阈值，若是，允许报文入所述出队列；否则，拒绝报文入所述出队列。 

所述出队列长度等于所有WAN出口的带宽阈值之和。 

所述在第一调度单元内设置出队列之前进一步包括： 

计算所有WAN出口的最大带宽/粒度、所有WAN出口的最小带宽/粒度、所有WAN出口内所有通道的最大带宽/粒度、所有WAN出口内所有通道的最小带宽/粒度的最大公约数；