[发明专利]用于卫星通信高速解调器内正交下变频的实现方法

说明书

技术领域

本发明涉及卫星通信技术领域，具体涉及卫星数字解调器中的高速数字信号正交下变频的实现方法。

背景技术

对于卫星高速数据传输业务，天上数据中继同步卫星与地面上终端站构成了一个实时的、宽带的大数据传输链，其数据速率从40Mb/s到几百Mb/s，甚至将来更高的Gb/s水平。这就需要一个高速数据的宽带传输的调制解调器。

在数字接收系统中，对于高达400Mb/s符号速率的数字信号输入到接收端，按照每符号至少2个采样点对400Msps速率的符号信息进行采样产生的信息速率为800Mb/s。以目前的FPGA(可编程逻辑门阵列)芯片能力，其内部时钟600MHz，DDR3储存器接口最高达533MHz，是无法完成这么高速率的信息处理，因此我们必须采用并行结构实现。其中并行数控振荡器就是最重要的一环，可编程逻辑门阵列芯片包括了数控振荡器和复数乘法器，

数控振荡器是数字通信中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。数控振荡器即NCO(NumericalControlled Oscilator)用于产生可控的正弦波或余弦波。在产生高速的正交信号时，需要用最有效、最简单的查表法。在实际应用中一般事先根据各个NCO正弦波相位计算好相位的正弦值。并以相位角度作为地址把该相位的正弦值数据存储在表中，然后通过相位累加产生地址信息读取当前时刻的相位表中相对应的正弦值，从而生产所需频率的正弦波。这种方式即通常所使用的数控振荡器。

通常的数控振荡器产生一个复数序列信号与模数转换器中转换出的一个复数序列信号在复数乘法器中相乘来实现正交下变频的功能，由于FPGA(可编程逻辑门阵列)芯片能力的不足，处理不了高速数据信号。

发明内容

本发明的目的就是针对现有技术的不足之处而提供的一种采用并行方式同时处理两个复数序列信号，以实时处理高速信息数据进行正交下变频的实现方法。

本发明的实现方法由卫星解调器内的模数转换器和可编辑逻辑门阵列电路中的并行数控振荡器、复数乘法器实现，其步骤为：

步骤1)模数转换器将输入采样信号转换成正交数字信号，并采用并行方式输出速率为模数转换器采样频率fs一半的fs/2的两个复数序列{a(2k)}、{a(2k+1)}；

两个复数序列中的{a(2k)}、{a(2k+1)}的实部序列信号通过I路输入进复数乘法器中；

两个复数序列中的{a(2k)}、{a(2k+1)}的虚部序列信号通过Q路输入进复数乘法器中；

步骤2)将并行数控振荡器中的累加相位单元设为2n，并行数控振荡器通过内部的累加器后产生序列为：b1(k)＝b1(k+1)+2n＝{0，2n，4n，...2kn，...}；

将此输出序列b1(k)分两路以并行数控振荡器工作频率的fs/2输出，一路作为当前时刻的相位地址信息直接在cos/sin函数查找表中读取对应的波形值，得到复数序列{b(2k)}并输入到复数乘法器中；

另一路先做一个减n运算b2(k)＝b1(k)-n＝{n，3n，...(2k-1)n...}；

再作为当前时刻的相位地址信息在另一个cos/sin函数查找表中读取对应波形值，得到复数序列{b(2k+1)}并输入到复数乘法器中；

步骤3)复数乘法器将模数转换器传送来的两复数序列信号{a(2k)}、{a(2k+1)}与并行数控振荡器传送来的两复数序列信号{b(2k)}、{b(2k+1)}分别进行两两复数相乘：

{a(2k)}*{b(2k)}＝{a(2k)R+ja(2k)I}*{b(2k)R+jb(2k)I}

＝{[a(2k)R*b(2k)R-a(2k)I*b(2k)I]+j[a(2k)R*b(2k)I+a(2k)I*b(2k)I]}；

{a(2k+1)}*{b(2k+1)}＝{a(2k+1)R+ja(2k+1)I}*{b(2k+1)R+jb(2k+1)I}

＝{[a(2k+1)R*b(2k+1)R-a(2k+1)I*b(2k+1)I]+j[a(2k+1)R*b(2k+1)I+a(2k+1)I*

b(2k+1)I]}；其中R表示实部，I表示虚部，

相乘后得到正交下变频后的两复数序列信号{a(2k)}*{b(2k)}和{a(2k+1)}*{b(2k+1)}，并将其两复数序列信号输出给卫星解调器中的下一单元处理。