[发明专利]去HARQ实现方法和装置

说明书

技术领域

本发明涉及通信领域，具体地，涉及一种去HARQ实现方法和装置。

背景技术

在第三代移动通讯伙伴计划(3rd Generation partnership project，简称为3GPP)的信道编码规范(3GPP TS 25.212)中，给出了发送方向的混合自动重传(Hybrid Automatic Retransmission Request，简称为HARQ)的处理流程，该流程主要包括第一次速率匹配、第二次速率匹配和比特选择。

根据上述协议，在HARQ处理过程中，首先将编码后的数据分为系统比特、第一路校验比特和第二路校验比特，然后对三路数据分别进行第一次速率匹配处理、第二次速率匹配处理、比特选择处理。

其中，第一速率匹配处理使输入比特与用户设备(UserEquipment，简称为UE)软缓冲容量相匹配，第二速率匹配处理通过进行打孔或重复的操作，并且将第一速率匹配处理的结果(即，高速下行共享信道(HS-DSCH)TTI比特数据)与高速下行物理共享信道(HS-PDSCH)帧内的比特数相匹配。比特选择处理中，按照协议数据写入的顺序是先将系统比特写入规定的位置，然后将第二路校验比特和第一次校验比特依次写入规定的位置。

目前，对于接收方向的去HARQ处理尚未有具体的解决方案。

发明内容

考虑到相关技术中存在的需要一种技术来解决接收方向的去HARQ处理的问题而提出本发明，为此，本发明的主要目的在于提供一种去HARQ实现方法和装置，以解决上述问题。

根据本发明的一个方面，提供一种去HARQ实现装置。

根据本发明的去HARQ实现装置包括：去比特选择模块，用于分别对系统比特、第一路校验比特和第二路校验比特进行去比特选择，以串行方式获得参考系统比特、参考第一路校验比特和参考第二路校验比特；第二次去速率匹配模块，用于对参考系统比特、参考第一路校验比特和参考第二路校验比特进行第二次去速率匹配；第一次去速率匹配模块，用于对进行了第二次去速率匹配后的参考系统比特、参考第一路校验比特和参考第二路校验比特进行第一次打孔去速率匹配。

其中，去比特选择模块进一步包括：第一去比特选择子模块，用于对系统比特进行去比特选择；第二去比特选择子模块，连接至第一去比特选择子模块，用于对第一路校验比特进行去比特选择；第三去比特选择子模块，连接至第二去比特选择子模块，用于对第二路校验比特进行去比特选择。

其中，第二次去速率匹配模块进一步包括：打孔去速率匹配子模块，连接至第一次去速率匹配模块，用于对参考系统比特、参考第一路校验比特和参考第二路校验比特进行第二次打孔去速率匹配；重复去速率匹配子模块，与打孔去速率匹配子模块并行连接，用于对串行后的参考系统比特、参考第一路校验比特和参考第二路校验比特进行重复去速率匹配。

优选地，该装置还包括：调用模块，用于调用打孔去速率匹配子模块或重复去速率匹配子模块。

优选地，该装置还包括：保存模块，用于保存对参考系统比特、参考第一路校验比特和参考第二路校验比特进行第二次去速率匹配后的数据。

进一步地，该装置还包括：接收模块，用于接收系统比特、第一路校验比特和第二路校验比特，并将接收的系统比特、第一路校验比特和第二路校验比特输出至去比特选择模块。

根据本发明的另一个方面，提供一种去HARQ实现方法。

根据本发明的去HARQ实现方法包括：将获得的对系统比特、第一路校验比特和第二路校验比特进行去比特选择，以串行方式获得参考系统比特、参考第一路校验比特和参考第二路校验比特；对参考系统比特、参考第一路校验比特和参考第二路校验比特进行第二次去速率匹配，获得当前系统比特、当前第一路校验比特和当前第二路校验比特；对进行了第二次去速率匹配后的当前系统比特、当前第一路校验比特和当前第二路校验比特进行第一次打孔去速率匹配。

其中，在参考系统比特、参考第一路校验比特和参考第二路校验比特的总数目大于当前系统比特、当前第一路校验比特和当前第二路校验比特总数目的情况下，第二次速率匹配为打孔去速率匹配。

其中，在参考系统比特、参考第一路校验比特和参考第二路校验比特的总数目小于当前系统比特、当前第一路校验比特和当前第二路校验比特总数目的情况下，第二次速率匹配为重复去速率匹配。

借助于本发明的上述技术方案，通过对接收到的数据进行去比特选择处理、第二次去速率匹配处理和第一次去速率匹配处理，实现了接收方向的去HARQ处理，且处理过程集中、高效，有益于数据的有效利用。