[发明专利]半导体器件和用于在其表面上提供冷却装置的方法

说明书

技术领域

本发明的领域包括包含在半导体器件中的纳米管冷却组件，该半导体器件诸如具有高温区域或“热点”的超大规模集成(“VLSI”)半导体器件。该冷却组件以及其他导热材料的布置使得在该器件上的热点和较冷区域之间的热梯度或温度梯度最小化或者基本上消除。

背景技术

半导体行业在20世纪70年代经历了在电路设计、芯片架构、设计辅助、工艺、工具、测试、制造架构和制造规则领域革新非常快的时期。在1970年开始每片仅有1000个晶体管的大规模集成(“LSI”)时代之后，这些规则的结合使得该行业在20世纪80年代末进入VLSI时代，其具有每片上有100000个晶体管的大量生产芯片的能力。(Carre，H.等人的″Semiconductor ManufacturingTechnology at IBM″，IBM J.RES.DEVELOP.，VOL.26，no.5，1982年9月)。Mescia等人也描述了这些VLSI器件的工业规模制造。(Mescia，N.C.等人的″Plant Automation in a Structured DistributedSystem Environment″，IBM J.RES.DEVELOP.VOL.26，no.4，1982年7月)。

缩微到90nm及90nm以下的技术带来了优势也带来了新的挑战。虽然较小的芯片几何尺寸带来更高水平的片上集成以及性能，但是更高的电流和功率密度、增加的泄漏电流以及具有更差导热性的低k电介质导致了封装和热设计上的挑战。

Chen的美国专利No.6,951,001注意到互补金属氧化物半导体(“CMOS”)制造工艺的持续缩微增加了VLSI芯片上的器件的数量，但是造成“管芯内”变化，其可能变成严重问题，诸如L_e(有效沟道长度)和V_t(阈值电压)以及供应电压和温度的变化。管芯内变化也可能导致片上信号时序的不确定性。VLSI芯片的常规时序分析使用工艺、电压和温度拐点的不同值(这些值的最大允许组合)用于最大和最小信号延迟分析。该方法通常导致“过度设计”，其可能造成持续增加的高功率要求以及可靠性问题。高功率要求可能导致过热。

在2007年中的IBM的Power6^TM芯片的介绍中，注意到“小型化使得芯片制造者通过在单个硅片上挤满更多的晶体管来使得芯片速度更快，以致高端处理器具有几亿个晶体管。但是该工艺也倾向于使芯片运行更热，而工程师们试图解决如何在持续缩小芯片的同时避免它们灼伤它们自己的电路”(http://www.nytimes.com/reuters/technology/tech-ibm-power.htmlpagewanted＝print(2/7/2006))。

在亚90nm技术中管芯上温度变化在金属层中可能改变多达50℃甚至更高。这样严重的温度梯度能够影响芯片的性能和可靠性，因为它们影响信号时序、时钟偏斜、串扰噪声、电压降以及制造部件的平均失效时间(Chandra，Rajit，″Automotive electronics needthermal-aware IC design″Automotive Design Line.(06/13/2005))http://www.automotivedesignline.com/GLOBAL/electronics/designline/shared/article/showArticle.jhtmlarticled＝164302553&pgno＝1)。

解决片上热点的一个方法是利用用于识别潜在问题区域的温度感知设计方法学，并且在向管芯上放置元件的物理设计阶段期间使用该输入，如Chandra在上述文献中提倡的。虽然该方法可能减少一些热点和温度梯度，但不可能消除该问题，因为例如CPU核将比DRAM存储器组引出更多的电流。另外，该方法对于芯片设计能力造成限制。

2006年3月29日提交的美国专利申请No.11/397,033描述了用于减小热点的另一种方法，其包括在热点区域上生长碳纳米管以有效地防止过热并因此提供了解决陡峭的片上温度梯度的均衡机制。纳米管均匀地生长在热点区域上，提供冷却阶梯函数，但是热点周围仍存在一些温度差，这是因为相对于阶梯函数，温度曲线更接近于线性函数，这将在后面进行讨论。希望能进一步地消除这些温度差，其允许更大的芯片设计灵活性以及性能调整。

发明内容