[发明专利]输出电路

说明书

技术领域

本发明涉及CMOS构成的输出电路，更具体地说，涉及防止使用于同步整流方式降压型DC-DC转换器的开关电路中直通电流的发生。

背景技术

以往，在使用于同步整流方式降压型DC-DC转换器等的CMOS构成的输出电路，PMOS晶体管的栅极与NMOS晶体管的栅极连接，若将共用的控制信号输入各栅极，则该控制信号从高电平转换为低电平，或从低电平转换为高电平时，发生所述PMOS晶体管与NMOS晶体管双方同时接通的期间，导致流过大的直通电流。因此，产生了由于该直通电流导致增加消耗电流，同时，电源中产生大噪声的问题。

于是，为了防止这样的直通电流，使用如图1所示的输出电路。

图2是表示图1所示的输出电路中各部分的电压波形例的时间图。

在图2中，IN表示输入端的状态，PH表示PMOS晶体管M101的栅极电压，A表示NAND电路114的另一方输入信号，B表示NOR电路111的另一方输入信号，NL表示NMOS晶体管M102的栅极电压，M101表示NMOS晶体管M101的接通/断开状态，M101表示NMOS晶体管M102的接通/断开状态，OUT表示输出电路的输出端OUT的状态。

当输入端IN为低电平时，由于NAND电路114的输出信号为高电平，因此，反相器115的输出信号变为低电平，NMOS晶体管M102的栅极电压NL变为低电平，因此，NMOS晶体管M102断开。由于NMOS晶体管M102的栅极电压NL是低电平，因此，NOR电路111的另一方输入信号B也变为低电平，NOR电路111的输出信号变为高电平。而且，由于反相器112的输出信号变为低电平，因此，PMOS晶体管M101的栅极电压PH也变为低电平，PMOS晶体管M101接通。PMOS晶体管M101的栅极电压PH通过缓冲电路113输入到NAND的另一方输入端，因此，NAND电路114的另一方输入信号A为低电平。

接着，若输入端IN变为高电平，则NOR电路111的输出信号变为低电平，反相器112的输出信号反转为高电平。但是，由于对PMOS晶体管M101的栅极电容充电，因此，如图2所示，PMOS晶体管M101的栅极电压PH需要一段时间才能到达高电平。若PMOS晶体管101的栅极电压PH达到电源电压Vdd/2，则缓冲电路113的输出信号A反转为高电平输出，但是，由于对电容器C101充电，因此如图2所示，输出信号A逐渐上升。

若PMOS晶体管M101的栅极电压PH上升而超出PMOS晶体管M101的阈值电压Vtp，则PMOS晶体管M101断开。此时，输入信号A没有到达Vdd/2，NMOS晶体管M102的栅极电压NL仍然是低电平，NMOS晶体管M102保持断开。因此，能够防止发生直通电流。

若缓冲电路113的输出信号的电压上升到Vdd/2，则NAND电路114的输出信号变为低电平，因此，反相器115的输出信号变为高电平。但是，由于对NMOS晶体管102的栅极电容充电，因此，如图6所示，NMOS晶体管M102的栅极电压NL逐渐上升。若栅极电压NL到达NMOS晶体管M102的阈值电压Vtn，则NMOS晶体管102接通。若栅极电压NL进一步上升到Vdd/2，则缓冲电路116的输出信号变为高电平。但是，由于对电容器C102充电，则如图2所示，输入信号B还需要一段时间才能到达高电平。即使NOR电路11的另一方输入信号B变为高电平，由于输入信号IN已经是高电平，因此，NOR电路111的输出信号不发生变化。

若输入端IN变为低电平，则NAND电路114的输出信号变为高电平，反相器115的输出信号变为低电平。但是，由于对NMOS晶体管M102的栅极电容放电，因此，如图2所示，栅极电压NL需要一段时间才能变为低电平。若NMOS晶体管M102的栅极电压NL降低到Vdd/2，则缓冲电路116的输出信号反转为低电平，但是，由于对电容器C102放电，因此，如图2所示，输入信号B还需要一段时间才能降低到低电平。

若NMOS晶体管M102的栅极电压NL降低到NMOS晶体管102的阈值电压Vtn，则NMOS晶体管M102断开。此时，输入信号B的电压还未降低到Vdd/2，PMOS晶体管M101的栅极电压PH仍然是高电平，因此，PMOS晶体管M101断开。因此，即使输入端IN变化为低电平，也能够防止发生直通电流。